전자회로설계실습 6 예비보고서 Common Emitter Amlifier 설계
- 최초 등록일
- 2022.03.29
- 최종 저작일
- 2021.06
- 6페이지/ 한컴오피스
- 가격 1,000원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"전자회로설계실습 6 예비보고서 Common Emitter Amlifier 설계"에 대한 내용입니다.
목차
1. 목적
2. 설계실습 계획서
1) Emitter 저항을 삽입한 Common Emitter Amplifier 설계
2) 설계한 Amplifier의 측정 및 특성 분석
본문내용
1. 목적
Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 –100 V/V이며 emitter 저항 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다
3. 설계실습 계획서
3.1 Emitter 저항을 삽입한 Common Emitter Amplifier 설계
* 모든 계산결과는 반올림하여 유효숫자 세 자리까지만 사용한다.
위 회로와 같이 emitter저항을 사용한 Common Emitter Amplifier에서 Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β = 100인 BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(vo/vin)이 –100 V/V인 증폭기를 설계하려한다.
(A) Early effect를 무시하고 이론부의 overall voltage gain(vo/vsig) GV에 대한 식으로부터 출발하여 부하저항 RL에 최대전력이 전달되도록 RC를 결정하라.
이론부를 참고하면 RL = RC일 때 부하저항RL에 최대전력이 전달된다. 따라서 RC는 5 kΩ으로 결정한다.
참고 자료
없음