전자공학응용실험 - 캐스코드증폭기 결과레포트

소개글

"전자공학응용실험 - 캐스코드증폭기 결과레포트"에 대한 내용입니다.

목차

1. 실험 제목

2. 실험 결과
(1) 실험회로3, Vpp=50mV~130mV, VDD=12V, RD=33KΩ
(2) 실험회로3, Vpp=50mV~130mV, VDD=12.63V, RD=33KΩ

3. 고찰

4. 고찰사항
(1) 캐스코드 증폭기가 공통 소스 증폭기에 비해서 가지는 장점과 단점을 논하시오.
(2) 캐스코드 증폭기의 출력 저항은 M1 트랜지스터 자체의 출력 저항에 비해서 얼마나 증가하였는가?
(3) 예비 보고 사항에서 Pspice를 이용하여 구한 전압 이득과 실험을 통해서 측정한 전압 이득 사이의 차이가 발생하는 원인을 설명하시오.

본문내용

실험회로3에 VDD=12V, RD=33KΩ, RL=100KΩ 일 때, Vpp=50mV~130mV을 20mV씩 증가시키면서 전압 이득을 관찰하고 파형을 알아보았다. Vpp가 변함에 따라 전압이득은 16~19V/V가 측정되었고, 입-출력 파형도 비교적 깔끔하게 나오는 것을 관찰할 수 있었다. 그러나 Pspice 상에서는 전압 이득이 약 30~34V/V가 나와서 실험과는 약간의 오차가 있는 것을 알 수 있다. 먼저 RL이 전압 이득식에 포함되어 있으므로 RL을 조정하므로써 전압이득을 증가시키려 했으나 RL 가변 저항값이 100KΩ 최대로 했을 때도 이론과는 오차가 있었다.

참고 자료

없음