(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서8

소개글

"(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서8"에 대한 내용입니다.

목차

1. 실험목적

2. 실험이론
1) Shift Register
2) 시프트 레지스터의 내부 상태를 포함한, 쓰기/시프트 순서
3) n bit 레지스터 : n개의 플립플롭
4) 시프트 레지스터의 방식에 따른 분류
5) 직렬 입력 병력 출력 / 병렬 입력 직렬 출력 예시

3. 실험부품

4. 실험과정 및 예상 결과

5. 회로 결선도

본문내용

● Shift Register
: 일련의 연결된 플립플롭으로 잠정적 데이터 저장 능력을 갖추도록 하여 클럭 펄스가 들어올 때마다 저장된 데이터가 좌우로 이동한다.
● 종류 : 직렬 입력, 병렬 출력와 병렬 입력, 직렬출력 형태를 포함하여 직렬과 병렬의 입출력 조합을 가지 고 있다. 또한 방향을 다양하게 할 수 있는 양방향성 시프트 레지스터도 있다. 그리고 레지스터의 직렬 입 력과 출력은 원 시프트 레지스터를 만들기 위해 서로 연결할 수도 있다.
● 직렬-병렬 정보 변환기 : 직렬 형태의 정보는 한 번에 한 비트씩 하단 레지스터에 입력으로 전달되고 한 비트씩 전송된 정보가 모두 전송되어서 레지스터에 저장된 후 각 stage에 있는 정보를 병렬 형태로 읽을 수 있다.
● 병렬-직렬 정보 변환기 : 정보가 병렬 형태로 모든 stage에 입력되고 마지막 stage로 정보를 한 비트씩 이동시켜 직렬로 읽을 수 있다.
● 시프트 레지스터의 사용 : 직렬과 병렬 인터페이스를 변경하는 것이다. 병렬 비트의 그룹으로 동작하는 많은 회로에 유용하지만, 직렬 인터페이스는 구성을 간단하게 한다.
● 시프트 레지스터는 간단한 지연 회로처럼 사용될 수 있다. 몇 가지 양 방향 시프트 레지스터는 스택의 하 드웨어 구현을 위해서 병렬로 연결할 수도 있다.
● 시프트 레지스터는 파형 확장기로 사용할 수도 있다. 안정 멀티 바이트 레이터와 비교해서 타이밍은 부품 특성값에 의존되지않는다. 그러나 외부 클럭이 요구되고 타이밍 정확성은 클럭의 입상에 의해 제한된다.

참고 자료

John F. Wakerly.『DIGITAL DESIGN』4TH ED, PEARSON Education.
최기용.『실험8. Shift Register 』, PPT file.
네이버 지식백과 전기용어사전