디집적, 디지털집적회로설계 실습과제 7주차 인하대

소개글

"디집적, 디지털집적회로설계 실습과제 7주차 인하대"에 대한 내용입니다.

목차

1. 4-bit Full Adder
2. 4-to-1 MUX
3. Positive-edge-triggered D-FF
4. 고찰

본문내용

1. 4-bit Full Adder

그림1은 4bit Full adder의 코드이다. 우선 library 파일을 작성해주었다. Condition을 살펴보면 scale = 0.06u 로 설정했고 VDD 와 GND는 global로 설정하여 이후 모듈 작성시에 편리하도록 했다. Input signal을 보면 우선 inA 와 GND 사이에 pulse 형태로 전압을 인가한다. low일 때 0V, high일 때 3.3v이고 rising, falling delay는 0.1p로 굉장히 작게 설정했다. 200n은 반주기이며 400n은 한 pulse의 주기이다. inB도 마찬가지로 설정했으며 입력에 따른 시뮬레이션을 위해 주기를 다르게 설정했다. Full case에 대하여 검증이 필요하기 때문에 총 입력 시퀀스(inA, inB) : 00 01 10 11 각각에 대해 cin(0, 1)을 넣어주어야 해서 cin은 pulse 신호로 inB의 절반 주기를 갖도록 했다. 따라서 총 8개의 경우가 도출이 된다. 다음 단락은 subcircuit을 작성한 부분이다. 기본 게이트를 먼저 작성했다. 우선 .subckt 구문으로 서브 서킷임을 선언하고 이름, 포트들을 선언해주었다. 가장 먼저 inverter를 작성했다. 트랜지스터 레벨 cmos 회로를 보고 작성했고 두개의 MOSFET으로 작성했다. 작성은 이전 과제에서의 inverter 구현과 같다. NAND gate도 마찬가지로 이전과제에서 이미 구현을 했고 트랜지스터 레벨 cmos 회로를 보고 작성했다. AND gate는 회로도 그대로 NAND의 출력을 out1로 받아 inverter의 입력으로 넣어서 AND의 출력 out을 받았다. 여기서 볼 수 있듯이 subckt를 불러올 때 이름, 포트들, 사용한 subckt 이름순으로 작성을 해준 것을 확인할 수 있다. AND gate는 NAND와 INV를 사용했다.

참고 자료

없음