[검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)

소개글

☆ 1주차는 예레 + 결레 + 성적인증(와이즈+성적증명서) 세트가 무료입니다! A+ 성적표와 제 리포트 스타일 보시고 구매 결정하세요!

모든 코드가 컬러까지 맞춘 텍스트로 들어가 있어서 읽기도 편하고 바로 복사할 수도 있어요!
마지막 프젝 때 코로나 단계가 격상되기 전까지 대면 실습 가서 코드 검증하고 다시 집에 와서 보고서 수정했으니 정상 작동 무조건 보장할 수 있습니다~~

저는 20년도 2학기 ㄱㅅㅎ 교수님 분반에서 학점 A+ 받았어요.
솔직히 중간기말 지필로 성적이 갈린다는 얘기가 많아서 학점을 가지고 잘 쓴 레포트라고 말하긴 어렵지만 제 레포트는 장담컨대 제 성적을 올려주는 쪽이었을 겁니다. 빈말이 아니라 20년 1학기 전전설1에서 분반 내 유일하게 모든 주차 레포트 만점, 21년 1학기 전전설3에서 ㅂㄱㅎ 교수님 피드백에서 전체 2등 받았었으니 레포트는 자신 있습니다. 제 판매자스토어 들어오시면 무료로 성적인증 다운로드해서 확인 가능해요! 화학레포트 만점 썰도 들으실 수 있어요 ㅋㅋㅋ
ㄱㅅㅎ 교수님이 수업시간에 한명한명 잘 가르쳐주시긴 하지만 1주차 TTL 전선 배열 잘 했다는 거 와에는 보고서 피드백이 없어서 저도 말씀드릴 게 없네요...

교안은 ㅇㅅㅎ 교수님 분반과 ㅇㅇㅁ 교수님 분반에서 추가된 과제가 있었다고 들었으나 기본적으로 전체 분반에서 똑같습니다. 혹시라도 같은 내용의 교안인지 확신이 잘 안 드신다면 문의 남겨주시면 확인 도와드릴게요!

* 실험에서 진행하지 않은 [응용 과제] 4-bit Ripple Carry Adder는 2주차 결과보고서에서 생략되었습니다.

목차

1. [전전설II] 2주차 예비 - Schematics.docx
2. [전전설II] 2주차_결과 - Schematics.docx
3. 성적표 인증-전전설2-WISE.jpg
4. 성적표 인증-전전설2-성적증명서.jpg

본문내용

실험 목적
1. ISE의 여러 logic gate symbol을 직관적으로 이용하는 Schematic 설계를 익힌다.
2. FPGA Device Configuration을 해보고, Verilog HDL을 이용한 설계를 익힐 준비를 마친다.

배경 이론 및 사전 조사
실험 전에 조사한 답과 다른 것을 우선 순위로 작성하였다.
[3] How many programmable logic gates are there in one of our FPGA(XC3S200, Spartan 3 Family, Xilinx)? Refer to the attached datasheet.
Ans: 230,400 gates
Sol: Programmable logic gates의 개수는 메모리 소자를 제외하고 2-input NAND를 이용해 동일한 기능의 회로를 구현할 때 필요한 게이트의 수를 뜻한다. ([Table 1], Morris Mano)
Table 1 maximum number of logic gates
The maximum number of logic gates is an estimate of the maximum number of logic gates that could be realized in design consisting of only logic functions (no memory). Logic capacity is expressed in terms of the number of two-input NAND gates that would be required to implement the same number and type of logic functions. (Xilinx App. Note)

이때, 실험에서 사용하는 XC3S200 FPGA의 구성은 다음과 같다.

∴ 16-to-1 MUX = 2-to-1 MUX ×15=4×15 =60 NANDs
∴ 4-input LUT = 16-to-1 MUX ×1=60 ×1 =60 NANDs
∴ SLICE = 4-input LUT ×2=60 ×2 =120 NANDs
∴ CLB = SLICE ×4=120×4=480 NANDs
∴ FPGA = CLB ×480=480×480=▁230,400 NANDs

참고 자료

M. Morris Mano, 「Xilinx Spartan XL FPGAs」, 『Digital Design: with an introduction to the Verilog HDL (5/e)』, p.355.
㈜한백전자 기술연구소, 「Logic Cell」, 『VHDL과 Verilog HDL을 이용한 디지털 논리회로 설계 (XILINX편)』 (2009년 4월 21일), 3쪽.
상동, 「CLB」, 22쪽.
상동, 「SLICE」, 23쪽.
「UG331 (v1.8)」, 『Spartan-3 Generation FPGA User Guide』 (June 13, 2011), <https://www.xilinx.com/support/documentation/user_guides/ug331.pdf> (Sep 17, 2020), p.202.
Same above, 「4-input LUT」, p.230.
「programmable logic devices」, 『tutorialspoint』, <https://www.tutorialspoint.com/digital_circuits/digital_circuits_programmable_logic_devices.htm> (Sep 13, 2020).
Brandon Kallaher, 「PAL vs. CPLD vs. FPGA」, 『Digilent Blog』, <https://blog.digilentinc.com/pal-vs-cpld-vs-fpga/> (Sep 13, 2020).
Xilinx, 『CoolRunner-II CPLD Family』, Sep 2008, <https://www.xilinx.com/support/documentation/data_sheets/ds090.pdf> (Sep 13, 2020).
「Contemporary FPGA Architecture」, 『SDAccel Environment』, <https://www.xilinx.com/html_docs/xilinx2017_2/sdaccel_doc/topics/devices/con-fpga-architecture.html> (Sep 14, 2020).
Eva Murphy, 「Bus Switches for Speed, Safety, and Efficiency: What They Are and What You Should Know about Them」, 『Analog Dialogue 36-06 』 (2002), <https://www.analog.com/media/en/analog-dialogue/volume-36/number-2/articles/bus-switches-for-speed-safety-efficiency.pdf>, (Sep 14, 2020).
『RS-232』, <https://en.wikipedia.org/wiki/RS-232>, (Sep 14, 2020).
『PS/2』, <https://en.wikipedia.org/wiki/PS/2_port>, (Sep 14, 2020).
『Piezo』, <https://en.wikipedia.org/wiki/Loudspeaker#Piezoelectric_speakers>, (Sep 14, 2020).
개원전자, 『FND란?』, <https://blog.naver.com/kelonj/80161321359>, (Sep 14, 2020).

압축파일 내 파일목록

[전전설II] 2주차 예비 - Schematics.docx
[전전설II] 2주차_결과 - Schematics.docx
성적표 인증-전전설2-WISE.jpg
성적표 인증-전전설2-성적증명서.jpg