베릴로그 1-digit BCD counter 설계
- 최초 등록일
- 2021.04.09
- 최종 저작일
- 2018.04
- 21페이지/ MS 워드
- 가격 2,500원
소개글
"베릴로그 1-digit BCD counter 설계"에 대한 내용입니다.
목차
1. 실험목적
2. 1-digit BCD Counter 소스코드
3. 인스턴스 호출 부분 소스코드
4. 테스트밴치 소스코드 및 설명
5. 클럭 순차회로 시뮬레이션 분석
6. TCup,TCdown 조합회로 시뮬레이션 분석
7. 1-digit BCD Counter 소스코드 수정
8. 테스트밴치 소스코드 수정
본문내용
//-----------------------------------------------------------------------------
//
// Title : bcd
// Design : bcd
// Author :
// Company :
//
//-----------------------------------------------------------------------------
//
// File : bcd.v
// Generated : Thu May 31 13:28:46 2018
// From : interface description file
// By : Itf2Vhdl ver. 1.22
//
//-----------------------------------------------------------------------------
//
// Description :
//
//-----------------------------------------------------------------------------
`timescale 1 ns / 1 ps
//{{ Section below this comment is automatically maintained
// and may be overwritten
//{module {bcd}}
module bcd ( inc ,dec ,rstn ,clk ,Q ,TCup ,TCdown );
output [3:0] Q ;
reg [3:0] Q ;
output TCup ;
reg TCup ;
output TCdown ;
reg TCdown ;
input inc ;
wire inc ;
input dec ;
wire dec ;
input rstn ;
wire rstn ;
input clk ;
wire clk ;
참고 자료
없음