전자전기컴퓨터설계실험 7주차 연산증폭기 레포트

소개글

피스파이스를 통해서
요구 조건 이외에 다양한 조건에서의 연산 증폭기 시뮬레이션을 통해
다양한 그래프를 비교 분석하였습니다.
도움이 많이 될 것입니다!

목차

Ⅰ. 서론 (Introduction
1. 실험의 목적
2. 이론적 배경

Ⅱ. 예비보고서

Ⅲ. 참고문헌

본문내용

1) 실험 목적 : 연산증폭기를 이용한 여러 가지 응용 회로를 습득한다.
2) 이론적 배경
<OP AMP>
 연산 증폭기란?( OP amp (Operational Amplifier))
Operational Amplifier)란 덧셈, 곱셈, 뺄셈, 나눗셈의 수학적인 연산의 기능을 수행할 수 있도록 만들어진, 고이득 직렬증폭기로, 신호처리, 컴퓨터, 통신, 신호 발생 장치 및 측정장치 등 다양한 종류의 전자 회로에서 중요한 구성요소(building block)로 사용되고 있다.연산 증폭기의 회로 표현은 아래 그림으로 나타내며, 각 기호의 의미는 다음과 같다.

V+: 비반전 입력 단자: 입력신호와 출력신호가 동일 위상을 갖는다.
V-: 반전 입력 단자: 입력신호와 출력신호가 반전 위상을 갖는다.
Vout:출력 단자
Vs+:양의 전원 공급 단자
Vs-:음의 전원 공급 단자

- 이상적인 연산 증폭기는 다음과 같은 특성을 가진다.
(1) 개발루프 이득 :∞
(2) 대역폭 : ∞
(3) 슬루율 : ∞
(4) 공통모드 제거비: ∞
(5) 입력 임피던스: ∞
(6) 입력 전류 :0
(7) 입력 오프셋 전압:0
(8) 출력 임피던스: 0

이상적인 연산증폭기의 전압이득이 무한대이기에, 증폭기 입력 단자 간의 전압은 영(zero)이 되며 이는 단락(virtual short)을 의미한다. 그러나, 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상 접지(virtual ground)라고 한다. 여기서 접지한 회로가 단락 되었음을 가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력 단자로 전류가 유입될 수 없다. 즉 그림1에서 입력저항은 무한대이면서, 그 양단 전압은 영이 됨을 유의해야 한다. 도입된 가상 접지 개념은 연산증폭기를 이용한 회로해석에서 중요한 역할을 한다.
연산증폭기의 패키지 연산 증폭기의 connection diagram

 Op-amp의 종류
- 반전증폭기

(1) 가상 단락 상태이므로 V+=V-=0 이고 Ri=: ∞ 이므로 i+=i-=0

참고 자료

Pspice menual
"네이버," 네이버 블로그, n.d. 수정, 2020-05-02 접속, https://blog.naver.com/ptm0228/221906481345.