[전자회로실험] 공통 이미터 증폭기 회로 예비보고서(A+)

소개글

"[전자회로실험] 공통 이미터 증폭기 회로 예비보고서(A+)"에 대한 내용입니다.

목차

I. 실험목적

II. 이론

III. PSpice 시뮬레이션
1. 부품 선정
2. 공통 이미터 회로 구성 및 테스트
3. 컴퓨터 실습

본문내용

[실험목적]
1. 공통 이미터 증폭기를 설계, 구성하고 시험한다.
2. 직류 바이어스와 교류 증폭값을 계산하고 측정한다.

[이론]
이 실험에서는 그림 19-1과 같은 공통 이미터 증폭기를 설계한다. 먼저 설계 과정에서 필요한 트랜지스터 규격과 회로의 동작 조건을 상세히 정의한다. 그림 19-1에 이미터 저항 R _{E}가 완전히 바이패스된 전압 분배기 증폭기가 나와 있다. 가능하면 실제 회로를 구성하기 전에 컴퓨터를 이용한 설계를 수행하고 테스트하는 것이 좋다. 설계한 회로를 테스트하기 위해 PSpice 또는 Microcap II를 사용할 수 있다. 2N3904 트랜지스터를 사용하면, 설계 규격은 다음과 같다.

beta`=`100
I _{C} (max)`=`200mA
V _{CE} (max)`=`40V

회로는 다음의 특성을 가져야 한다.

V _{CC} `=`10V
A _{v} `=`100(최소값)
Z _{i} `=`1k OMEGA(최소값)
Z _{o} ``=`10k OMEGA(최대값)
교류 출력 전압 스윙 = 3V _{p-p} (최대값)
부하 저항 R _{L} `=`10k OMEGA(최소값)

[PSpice 시뮬레이션]
1. 부품 선정
실험에서 설계해야 하는 공통 이미터 회로가 그림 19-1에 나와 있다. V _{CC}값(10V)은 트랜지스터 최대 정격 V _{CE} `=`40V 이내에 있으며, 출력 전압 스윙을 3V _{p-p}까지 허용한다.

참고 자료

없음