기초실험 24장 J-FET 증폭기 결과 레포트

소개글

"기초실험 24장 J-FET 증폭기 결과 레포트"에 대한 내용입니다.

목차

1. 회로실험결과
2. 실험관련질문
3. 고찰

본문내용

2. 실험 관련 질문
가. CS증폭기
1. FET소오스 공통 증폭기에서 부하저항의 변화가 전압이득 및 출력파형에 미치는 효과를 기술하여라.
전압이득과 부하저항은 비례하며 위상이 180도 차이로 위상반전 효과가 일어난다.
2. 게이트 저항의 변화가 증폭기의 전압이득 및 출력파형에 미치는 효과를 기술하여라.
Rin=Rg이므로 게이트 저항이 커지게 되면 상대적으로 전압이득이 낮아지게 된다.
3. 소오스공통 증폭기의 입력과 출력 사이의 위상관계를 기술하고 설명하여라.
180도 차이가 나는 위상반전 관계이며, 출력 단 쪽 부하 방향에 Bypass커패시터가 달려있기 때문에 일어난다.
4. 게이트 바이어스가 증폭기 동작에 어떻게 영향을 주는지를 기술하여라.
Vout=-GmVgs(Rd//Rl)이므로 게이트 바이어스가 커지게 되면 전압이득 또한 상승하게 된다.
나. CD증폭기
5. 소오스공통 및 드레인공통 구성의 입출력 위상관계의 차이점을 기술하고 설명하여라.
소오스 공통의 경우 병렬 바이패스 커패시터로 인한 위상차가 일어나게 되고 드레인 공통의 경우 위상차가 거의 나지 않게 된다.

<중 략>

3. 고찰
이번 실험은 FET 소오스, 드레인, 게이트 공통 증폭기의 부하 저항에 따른 전압이득 및 위상관계를 나타내는 실험이다.
첫번째 실험인 CS증폭기는 이론적으로 매우 높은 임피던스와 출력 임피던스를 갖고 큰 전압이득을 나타낼 수 있는 방식으로, 드레인 부하저항과 게이트 부하저항에 따른 입력과 출력파형을 나타내었다. 아래의 식과 같이 드레인 저항에 따른 출력이 크게 변화하는데, 드레인 저항이 커지면 드레인측의 전압강하가 증가하여 출력전압이 증가하는 것을 실험 파형으로 볼 수 있다.

또한, 게이트로는 전류가 흐를 수 없기 때문에 입력저항은 무한대이므로 게이트 저항이 바뀌어도 출력전압은 378.88mV로 일정한 것을 볼 수 있다. 드레인-소스 전압과 게이트-소스 전압이 180°의 위상차이가 나타나기 때문에 전압이득은 음의 값을 가진다.

참고 자료

없음