아날로그 및 디지털회로설계실습 실습9(4-bit Adder 회로 설계)예비보고서

목차

1. 실습목적
2. 실습준비물
3. 설계실습 계획서

본문내용

9-1. 실습목적 : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.

실습 준비물
부품
저항 330Ω, 1/2W, 5%
Inverter 74HC04
NAND gate 74HC00
NOR gate 74HC02
AND gate 74HC08
OR gate 74HC32
XOR gate 74HC86
LED
switch

사용장비
오실로스코프 (Oscilloscope)
브레드보드 (Bread Board)
파워서플라이 (Power Supply)
함수발생기 (Function Generator)
점퍼선

9-3. 설계실습 계획서
9-3-1 전가산기 설계

(A) 전가산기에 대한 진리표를 작성한다.

전가산기의 진리표는 다음과 같다.

A와 B와 이전 가산기의 carry 인 Cin을 더해서, 첫째 자리의 수를 S라고 생각하고, 둘째 자리의 올림수를 carry 인 Cout 이라고 생각하면 위와 같이 나온다.

(B) Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언 식을 구한다.

S의 Karnaugh 맵은 다음과 같다. S는 더 이상 간략화되지 않는다.
따라서 S의 불리언 식은 다음과 같다.
Cout의 Karnaugh 맵은 다음과 같다. Cout은 인접한 1끼리 색칠한 것으로 묶으면 간략화 된다.

따라서 Cout의 불리언 식은 다음과 같다.

(C) B에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계한다.

위 식대로 논리회로를 구성하면 다음과 같다.

참고 자료

없음