Voltage multiplier 설계 레포트. PSPICE 회로 및 시뮬레이션 결과 첨부. 8배율기 설계.

소개글

"Voltage multiplier 설계 레포트. PSPICE 회로 및 시뮬레이션 결과 첨부. 8배율기 설계."에 대한 내용입니다.

목차

1. Voltage Multiplier 설계
2. 형광등의 빛 효율( Luminous efficacy)

본문내용

- 조건: 입력신호: 60 Hz, 220 V¬rms 정현파
- 정현파 입력의 Peak는..

<중 략>

이를 위해, Voltage doubler (Positive Clamping Circuit 이용) 4개를 사용하여 아래와 같이 설계할 수 있다.

-Simulation 결과, 위 Voltage multiplier의 INPUT, OUTPUT 및 Diode D9의 Anode의 파형은 아래와 같다.

OUTPUT 파형이 거의 일정해졌을 때, OUTPUT 값은 2.4584 kVolt 로, 목표값인 2.489 kVolt에 거의 근접했다.

참고 자료

https://en.wikipedia.org/wiki/Compact_fluorescent_lamp, “Compact Fluorescent”, “Energy efficiency”, “……The luminous efficacy of a typical CFL is 50–70 lumens per watt (lm/W) and that of a typical incandescent lamp is 10–17 lm/W.[33] Compared to a theoretical 100%-efficient lamp (680 lm/W), CFL lamps have lighting efficiency ranges of 7–10%,[34] versus 1.5–2.5%[35] for incandescents.” )