OP AMP 실험보고서

소개글

"OP AMP 실험보고서"에 대한 내용입니다.

목차

없음

본문내용

이번 실습주간 간 전기응용 및 실습 과목에서는 연산 증폭기에 대해 학습하였다.
연산 증폭기가 무엇이고, 어떠한 특성이 있는지 보고서 작성을 통해 이를 정리해보고자 하였다. 이번 실습에서는 반전 증폭기와 비반전 증폭기, 단위-이득 폴로어에 대해 학습하였다.

연산 증폭기 (Operation Amplifier) 는 쉽게 말해 연산 기능과 증폭 기능을 가진 여러 가지 소자들로 구성된 집적 회로이다. 연산 증폭기를 사용하고자 하는 이유는,

첫째, 전압이득을 조절하기 위해서
둘째, 전원전압을 최대한으로 받아 부하로 흘려주기 위해서이다.

연산 증폭기는 두 개의 입력단자 v+와 v-, 하나의 출력단자인 vo를 갖는데, 이때 입력신호를 + 단자에 가하면 입력과 출력의 위상이 같고, (비반전 증폭기)
입력신호를 –단자에 가하면 입력과 반대되는 역상의 신호가 출력된다. (반전 증폭기)

이상적인 연산 증폭기는 크게 세 가지의 특성을 갖는다.

첫째, 앞서 말했듯이 연산증폭기는 전원전압을 최대한으로 끌어와 부하로 흘려주어야 하기 때문에 입력 임피던스를 최대로 본다. (Rin = ∞)
둘째, 끌어온 전압을 최대한으로 흘려주기 위해 반대로 출력 임피던스는 0에 가까워야 한다. (Rout = 0)

참고 자료

없음