Op-Amp 기본 회로 예비보고서

목차

1. 실험 목적
2. 기초 이론
3. 실험 예비 보고

본문내용

1. 실험 목적
본 실험을 통해 Op Amp 주요 단자를 알아본다.
반전 증폭기에 대해 알아본다.
비 반전 증폭기에 대해 알아본다.
반전 가산기에 대해 알아본다.
클리핑 증폭기에 대해 알아본다.

2. 기초 이론
연산 증폭기(op-amp, Operational amplifier)는 두 개의 차동 입력과 한 개의 단일 출력을 가지는 직류 연결형(DC-coupled) 고이득 전압 증폭기입니다. 하나의 연산 증폭기는 그 입력 단자 간의 전압 차이보다 대개 백배에서 수 천배 큰 출력 전압을 생성합니다. 연산 증폭기를 사용하여 사칙연산이 가능한 회로를 구성할 수 있어 연산증폭기라 부릅니다. 연산증폭기는 곱셈, 덧셈, 미분기, 적분기 등을 구현할 수 있습니다.

< 중 략 >

3.3 제너 다이오드의 특성을 설명하시오.
첫 번째 사분면은 순방향 바이어스 된 영역입니다. 여기서 제너 다이오드는 일반 다이오드처럼 동작합니다. 순방향 전압이 인가되면 전류가 흐릅니다. 그러나 더 높은 도핑 농도로 인해 더 높은 전류가 제너 다이오드를 통해 흐릅니다. 세 번째 사분면에서는 마술이 일어납니다. 그래프는 다이오드에 역 바이어스를 적용 할 때의 전류 대 전압 곡선을 보여줍니다. 제너 브레이크 다운 전압은 역 바이어스 전압이며, 그 후에 상당량의 전류가 제너 다이오드를 통해 흐르기 시작합니다. 여기 다이어그램에서 V지 제너 브레이크 다운 전압을 말한다. 전압이 제너 브레이크 다운 레벨에 도달 할 때까지 소량의 전류가 다이오드를 통해 흐릅니다. 일단 역 바이어스 전압이 제너 브레이크 다운 전압보다 높아지면, 제너 파괴 (Zener breakdown)로 인해 상당량의 전류가 다이오드를 통해 흐르기 시작합니다. 전압은 제너레이션 브레이크 다운 전압 값으로 유지되지만 입력 전압이 증가하면 다이오드를 통과하는 전류가 증가합니다. 제너 다이오드의 고유 한 특성으로 인해, 역 전압이 제거되면 공핍 영역이 원래 위치로 회복됩니다.

참고 자료

없음