한양대 Erica A+ 전자회로2 Differential Amplifier 설계 프로젝트
- 최초 등록일
- 2020.04.09
- 최종 저작일
- 2018.01
- 7페이지/ MS 워드
- 가격 2,500원
목차
1. Differential amp를 PSpice에서 설계하시오. (본인 설계에 대한 분석 및 설명 필요.)
(Source follower 가 연결된 differential amp 회로에 1pF load capacitor 연결. Current source 구현은 책 Figure 9.35의 current mirror를 사용할 것. Fig. 9.35의 IREF 값은 팀 별로 결정 함.)
2. 위에서 설계한 amp의 frequency response를 첨부하고 (AC sweep) 분석하시오.
3. 설계된 Amp를 사용하여 Feedback 을 추가하여 buffer를 구성하시오. 일반적으로 buffer의 기능은 무엇이며 어떤 역할을 하는지 설명하시오.
4. Buffer에서 입력신호의 주파수 변화에 따른 time domain 시뮬레이션 결과값을 아래의 표에 작성하고 결과를 분석하시오. (입력 sine 파형의 peak-to-peak 값은 1V로 가정.)
5. Buffer에서 sine 신호의 크기에 따른 출력파형 결과를 첨부하고 결과를 분석하시오. (입력 sine 신호의 주파수는 1kHz로 가정)
6. Load capacitor 값이 1uF로 큰 값이 될 경우 buffer가 동작 하는데 문제가 발생하는 지의 여부와 이유를 설명하시오.
본문내용
1. Differential amp를 PSpice에서 설계하시오. (본인 설계에 대한 분석 및 설명 필요.)
(Source follower 가 연결된 differential amp 회로에 1pF load capacitor 연결. Current source 구현은 책 Figure 9.35의 current mirror를 사용할 것. Fig. 9.35의 IREF 값은 팀 별로 결정 함.)
처음 설계를 할 때, TSMS 공정 파일에 따라 트랜지스터 L의 사이즈를 0.18nm로 정하고 W의 값은 gain을 맞추기 위해 적당하게 10um로 설정하고 시뮬레이션을 한 결과 값 gain이 원하는 값보다 작게 나왔다.
<중 략>
2. 위에서 설계한 amp의 frequency response를 첨부하고 (AC sweep) 분석하시오.
그래프를 보면 gain은 40.433dB이고, -3dB가 되는 지점의 Frequency는 Pole이 되며, 약 9.26MHz이다(Bandwidth = 9.26MHz). 또한 gain이 0dB가 되는 지점은 Unity Gain Bandwidth라고 하며 134.479MHz이다.
참고 자료
없음