공통 소오스 및 공통 게이트 트랜지스터 증폭기 예비 레포트

목차

1. 실험 목적

2. 실험 이론

3. 예상 실험값
(1) 공통 source 회로의 바이어스
(2) 공통 source 증폭기의 교류 전압이득
(3) 공통 gate 증폭기의 교류 전압이득

본문내용

1. 실험 목적
이번 실험은 공통 소스와 공통 게이트 회로의 직류전압 및 교류신호를 측정하여 회로의 임피던스와 전압 이득 동작과 특성을 이해하는 것이 이번 실험의 목적입니다.

2. 실험 이론
JFET의 는 소자의 전달특성 곡선과 소스저항의 부하선이 만나는 점에 의하여 결정됩니다. DC 동작점에서 게이트에 교류 신호인 전압이 입력되면 출력인 드레인 전류가 변합니다. 출력전류는 입력전압에 대한 변화이므로 쇼클래이 식을 VGS에 대하여 미분하면 . 수식으로는 ID/VGS이고 이값의 물리적인 단위는 저항의 역수가 되어 컨덕턴스이며 끊어진 입력과 출력을 상호 연결하므로 mutual conductance라고 부릅니다.

참고 자료

없음