[19년]중앙대학교 전기회로설계및실습 [결과]실습 10. RLC 회로의 과도응답 및 정상상태응답

소개글

"[19년]중앙대학교 전기회로설계및실습 [결과]실습 10. RLC 회로의 과도응답 및 정상상태응답"에 대한 내용입니다.

목차

없음

본문내용

요약:
RLC회로의 과도응답 및 정상상태응답을 이해, 실험으로 확인하였다. 저감쇠, 임계감쇠, 과감쇠의 특성이 나타나도록 가변저항 값을 바꿔봤으며 R,L,C에 나타나는 파형, 를 구하며, 와 를 비교하여 조건도 확인했다. 저감쇠에서 = 96635krad/s로 이론값 96824 krad/s와 오차 -0.20%를 가졌다. 가변저항값이 504Ω, 2.0069Ω, 3.9836kΩ이면 저감쇠, 임계감쇠, 과감쇠 특성이 보였다. 총 R은 각 541Ω, 2.0438kΩ, 4.020513kΩ 이론값 500Ω, 2kΩ, 4kΩ과 오차 8.18%, 2.19%, 0.513%를 가졌다 과감쇠 특성을 갖게 설계하고 정현파를 입력시켜 R,L,C에 걸리는 전압의 크기와 위상차를 측정하였다.,,의 측정값은 각각 0.3V, 0.005V, 1V, 이론값은 0.26455V, 0.0041V, 1.0006V, 오차 11.82%, 18%, -0.6%가 나왔다. 위상차는 70.56°, 144°, –17.28°이고 이론값은 75.21°, 165.21°,
–14.79°이므로 오차는 –6.18%, -12.84%, 16.84%였다. 모든 저항을 제거하고 사각파를 입력시킨 LC회로의 는 96.76105krad/s, 이론값은 98.01096krad/s와 오차 -1.28%였으며 성공적인 실험이였다.

참고 자료

없음