서울시립대 전자전기설계2(전전설2) 4주차 사전보고서
- 최초 등록일
- 2019.10.13
- 최종 저작일
- 2019.10
- 6페이지/
한컴오피스
- 가격 1,500원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
"서울시립대 전자전기설계2(전전설2) 4주차 사전보고서"에 대한 내용입니다.
목차
1. always 구문과 initial 구문의 차이점에 대하여 조사하시오.
2. 테스트벤치 구문에서 20ns 주기로 1과 0을 토글링 하는 신호를 생성하는 코드를 작성하시오.
3. 2‘s complement(2진 보수) 방식으로 –8 ~ 7의 정수를 4비트로 표현하는 방식을 조사하시오.
4. Module instantiation에서 포트의 순서에 의한 매핑과 이름에 의한 매핑에 대하여 조사하시오.
5. In-Lab 실습 1~3 과제에서 수행할 코드를 작성하고 Synthesize –XST 단계까지 실행하시오.(시뮬레이션과 동작검증은 실험 시간에 수행)
본문내용
두 구문 모두 조합논리회로와 순차논리회로의 설계, 설계된 회로의 시뮬레이션을 위한 테스트벤치의 작성에 사용된다.
always : 순차회로는 입력뿐만 아니라 현재 상태에 따라 값이 다르게 나올 수 있는 회로임. 순차회로는 현재 상태를 기억하고 있기 때문에 메모리 소자를 가지고 있음. 이런 특성을 이용하여 always 구문에서는 @(sensitivity_list)를 사용하여 클럭이 발생시키는 입력이 같아도 이전 상태와 현재 상태를 구분할 수 있는 특징을 가져 하나 이상의 event가 발생되었을 경우 내부의 begin-end 블록이 시행될 수 있게 한다. blocking 할당문 또는 nonblocking 할당문에 따라 실행 방식이 달라진다. 또한 시뮬레이션이 진행되는 동안 무한히 반복 실행된다. 할당하는 데이터 형은 reg형이며 이런 특성으로 산술, 논리, 조건 연산식의 복합형도 사용할 수 있다. 또한 always는 시뮬레이션 시간의 진행에 관련된 제어가 포함되어야 무한 루프, 교착 상태가 발생하기 않게 된다.
참고 자료
없음
