전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

소개글

"전자전기컴퓨터설계실험2 (1) TTL Gates Lab on Breadboard"에 대한 내용입니다.

목차

Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. TTL
2.2. OR Gate
2.3. XOR Gate
2.4. Adder

Ⅱ. 본론
1. 실험 장비
2. 실험 방법
2.1. OR Gate
2.2. XOR Gate
2.3. Half Adder
2.4. Full Adder
3. 실험 결과
3.1. OR Gate
3.2. XOR Gate
3.3. Half Adder
3.4. Full Adder

Ⅲ. 결론

Ⅳ. 참고문헌

본문내용

1. 실험 목적
논리 연산 OR, XOR에 대해 알아보고 OR 게이트와 XOR 게이트의 작동을 확인한 후 이를 이용하여 반가산기와 전가산기를 제작한다.

2. 실험 이론
2.1. TTL
TTL은 Transistor-Transistor Logic의 약자로 1961년 TRW의 James L. Buie에 의해 발명되었으며 반도체를 이용한 논리 회로의 대표적인 하나이다. 일반적으로 5V의 단일 전원의 모놀리식 집적 회로로 만들어진다. TTL은 DTL(Diode-Transistor Logic)의 개량품으로 1970년대에 TI 사의 표준 논리 IC 종류에 의해 널리 보급되었다.
표준 시리즈부터 고속용, 저소비 전력용, 고속 및 저소비 전력용 같은 변종이 퍼져서 초기 마이크로프로세서의 응용의 확대와 동시에 더욱 보급되었다.
그러나 바이폴러 트랜지스터를 사용했기 때문에 소비전력이 크고, 고집적화 및 고속화되지 않아서 CMOS 논리 IC 기술의 발달로 논리 회로의 주력 자리를 CMOS에게 양보했다.

2.2. OR Gate
OR 게이트는 논리합을 구현하는 디지털 논리 게이트이다. 진리표에서 두 입력 중 하나 또는 모두가 High이면 High를 출력하고 입력이 모두 Low이면 Low를 출력한다. 즉, OR는 효율적으로 2개의 이진 숫자 간 최댓값을 찾는다.
OR 게이트에는 3가지 기호가 있다. ANSI(미국식) 기호와 IEC(유럽식) 기호, DIN 기호가 있는데 DIN 기호는 잘 사용하지 않는다.

2.3. XOR Gate
XOR 게이트는 참 입력의 숫자가 홀수일 때 High 출력을 내보내는 디지털 논리 게이트이다. 배타적 논리합을 구현하며 게이트의 입력 중 오직 하나만이 참이라면 그 결과는 참이 된다. XOR 게이트는 exclusive-OR 게이트의 줄임말로 한국어로는 상호 배제적인 OR 게이트이다. 상호 배제적 OR 게이트라는 이름의 의미는 OR 게이트와 동일하게 작동하지만 입력값이 동일한 경우에는 1을 출력하지 않는다는 의미이다.

참고 자료

「전자전기컴퓨터설계실험2 TTL Gates Lab on Breadboard」, 『서울시립대학교 전자전기컴퓨터공학부』.
「트랜지스터-트랜지스터 논리」, 『Wikipedia』. (2018.07.26)<https://ko.wikipedia.org/wiki/트랜지스터-트랜지스터_논리> (2018.09.16.)
「OR 게이트」, 『Wikipedia』. (2018.07.26)<https://ko.wikipedia.org/wiki/OR_게이트> (2018.09.16.)
「XOR 게이트」, 『Wikipedia』. (2018.05.21)<https://ko.wikipedia.org/wiki/XOR_게이트> (2018.09.16.)
「가산기」, 『Wikipedia』. (2018.03.20)<https://ko.wikipedia.org/wiki/가산기> (2018.09.16.)