시립대 전전설2 [6주차 결과] 레포트
- 최초 등록일
- 2019.07.29
- 최종 저작일
- 2018.09
- 16페이지/ MS 워드
- 가격 2,000원
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds for this Lab
2. Results of this Lab (실험 결과)
3. Discussion (토론)
4. Conclusion (결론)
가. Summarize experiment contents & purpose of this Lab
본문내용
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
인코더와 디코더의 원리를 이해하고 case문과 if와 else if들의 조건문에 대해서 이해를 하고 조건문을 이용해서 인코더와 디코드를 설계하고 설계한 것을 토대로 실제 실험에서 코딩을 하여 원했던 코딩이 되었는지 확인을 하는 것이다. mux와 demux의 차이점을 이해한다.
< 중 략 >
2. Results of this Lab (실험 결과)
첫번째 실험
4비트 병렬 데이터 저장/전송에 대하여 실험하시오.
(1)4비트 병렬 데이터 저장/전송 실험
CLK1, CLK2 각각을 넣었을 경우!!
입력 1,3인 경우에 클럭1을 인가하였을 때 1,3의 LED가 불이들어오는 것을 확인이 가능하다.
입력 1,3인 경우 CLOCK2를 인가하였을 때 B의에서의 LED 5, 6에 불이들어오는 것을 확인이 가능하다.
입력을 모두 지우고 CLOCK1을 눌러 입력이 A의 입력인 0000으로 리셋을 시켰다.
입력을 모두 지우고 CLOCK2을 눌러 B의 입력이 0000으로 리셋을 시켰다.
입력을 1,2,3을 인가를 하고 CLK을 눌러서 작동을 시킨것이다. 다시한번 클럭을 인가를 한 경우 A뿐만 아니라 B에도 같은 입력이 인가되는 것을 확인이 가능하다. 즉 CLK 하나로 A,B에 대해서 각각 CLK1 CLK2로 작동을 하는 것을 알수있다.
두번째 실험
바로위의 실험인 로직에서 코딩시에 아래와 같이 바꾸면 어떤 동작이 일어나는지 실험하고 이유를 논하시오.
원래 코드
always @ (posedge CLK)
begin
A = DATA_IN;
end
always @ (posedge CLK)
begin
B = A;
wnd
수정 코드
always @ (posedge CLK)
begin
A = DATA_IN;
B = A;
wnd
참고 자료
https://ko.wikipedia.org/wiki/%EC%8B%9C%ED%94%84%ED%8A%B8_%EB%A0%88%EC%A7%80%EC%8A%A4%ED%84%B0
http://www.hardcopyworld.com/ngine/aduino/index.php/archives/2826
https://slidesplayer.org/slide/11103739/