인하대 전자공학과 VLSI delay setup hold time hspice simulation

목차

Ⅰ. 실습 이론
1. Setup Time
2. Hold Time
3. Setup Time 과 Hold Time을 만족시키지 못할 때의 문제점.
4. Setup Time & Hold Time Measurement

Ⅱ. 실습내용
1. Setup Time Netlist
2. 시뮬레이션 결과

Ⅲ. 고찰

본문내용

1. Setup Time
Switching이 일어나기 전까지 입력이 정확히 인식되는데 필요한 최소 유지 시간을 말한다. 즉, Data의 파형이 High인지 Low인지 판별하는데 필요한 최소시간을 의미한다.
2. Hold Time
Switching이 일어난 후 상태의 변화가 정확히 인식되도록 필요한 최소 시간을 말한다. 즉 판별된 결과가 유지되어야 하는 최소 시간을 의미한다..
3. Setup Time 과 Hold Time을 만족시키지 못할 때의 문제점.
정상 동작을 하지 못하게 된다.
왼쪽의 그림을 보면 Clock이 “1”이 되었을 때 Data의 경우 Chip이 요구하는 Setup Time까지 “1”을 유지하고 있어야 “1”로 인식하게 된다. 하지만 요구하는 Setup Time 전에 Data가 Switching 되고 있다는 것을 볼 수 있다. 따라서 이러한 경우 Data가 “0”인지 “1”인지를 정확하게 인식하지 못해 오작동을 할 수 있다. 이를 Setup Time Violation이라고 한다.

참고 자료

없음