22장 플립플롭(flip-flop) 회로 예비레포트

목차

1) RS flip-flop (NOR Gate 사용)에서 입력 R = S = 1 일 때 출력이 금지 상태가 되는 이유를 고찰하라.
2) RS flip-flop (NAND Gate 사용)에서 입력 R = S = 0 일 때 출력이 금지 상태가 되는 이유를 고찰하라.
3) JK flip-flop에서 입력조건 J = K = 1인 경우 출력에서 나타나는 현상을 설명하라.
4) D flip-flop에서 CP 입력이 있는 경우와 없는 경우의 차이점에 대하여 설명하라.

본문내용

1) RS flip-flop (NOR Gate 사용)에서 입력 R = S = 1 일 때 출력이 금지 상태가 되는 이유를 고찰하라.

<그 림>

NOR 게이트를 사용한 RS flip-flop은 위 그림과 같이 구성되는데, 이 때 R과 S에 1을 넣게 되면 NOR의 진리표에 따라 입력 값 둘 중 하나라도 1이면 출력이 0이므로 Q와 는 모두 0이 된다. 이 때, Q와 는 서로 보수관계가 성립하지 않으므로 금지 상태가 된다.

2) RS flip-flop (NAND Gate 사용)에서 입력 R = S = 0 일 때 출력이 금지 상태가 되는 이유를 고찰하라.

<그 림>

NAND 게이트를 사용한 RS flip-flop은 위 그림과 같이 구성되는데, 이 때 R과 S에 0을 넣게 되면 NAND의 진리표에 따라 입력 값 둘 중 하나라도 0이면 출력이 1이므로 Q와 는 모두 1이 된다.

참고 자료

없음