서울시립대학교-전자전기컴퓨터설계실험2-제03주-Lab02-Pre

목차

I. 실험 소개
II. 실험 도구
III. Pre-Lab
IV. Reference

본문내용

I. 실험 소개
실험 목적
A. Xilinx 디바이스 제어용 소프트웨어인 ISE의 사용법을 익히고, AND Gate를 소프트웨어로 구현, 확인한다.

실험에 필요한 배경 지식
A. Xilinx ISE
Xilinx 디바이스 제어용 소프트웨어
설계, 컴파일, 시뮬레이션, 프로그램 지원
설계 파일을 프로젝트화해서 관리
Schematic & HDL 설계 지원

B. Create New Project
상위 Toolbar에서 File -> New Project 선택
- Name에는 Project Name을 입력해준다.
- Top-level source type 항목에서는 크게 HDL 혹은 Schematic을 사용할 것이다.
- HDL은 디지털 회로를 언어적으로 표현한 하드웨어를 기술하는 언어이다. Top-level source로 코드를 사용할 경우 이를 선택해주면 된다.
- Schematic은 디지털 회로를 회로도로 표현하는 것이다. Top-level source로 Schematic을 사용할 경우 이를 선택해주면 된다.

<중 략>

F. ISE Compile
Simulation
- Behavioral Simulation
하드웨어적 요소를 고려하지 않은 Ideal한 Simulation.
하드웨어적 요소를 고려하지 않았기 때문에, 결과에 Delay 요소가 없다.
Sequence
1. Design 탭의 Simulation 선택, Behavioral 선택.
2. 미리 설계된 TestBench 파일을 Project -> Add Source를 통해 Project에 추가한다.
3. Design 탭의 Process에서 Isim Simulator -> Simulate Behavioral Model을 마우스 오른쪽 클릭한 뒤, Process Properties를 선택하면 Simulation에 대한 Option을 설정할 수 있다.
4. Simulate Behavioral Model을 오른쪽 클릭한 뒤, Run을 누르면 Simulation 결과를 확인할 수 있다.
- Timing Simulation
하드웨어적 요소를 고려한 Non-Ideal한 Simulation.

참고 자료

교안 - Lab#02 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital design tool, 서울시립대학교.
Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.