29장 결과보고서 선형 연산 증폭기 회로

목차

1. 요약문
2. 실험내용
3. 실험결과
4. 문제점 및 애로사항
5. 설계프로젝트 진행사항
6. 결론

본문내용

요약문
연산증폭기의 응용회로인 반전 , 비반전, 가산 증폭기와 단위이득 플로어의 특성을 알아보기 위해 각각의 회로를 구성하는 실험이었습니다. 반전 증폭기는 입력신호에서 위상이 180도 바뀐 형태에서 전압 이득만큼 값이 변화된 뒤 출력이 되는 회로이고, 비반전 증폭기는 입력신호에서 위상은 그대로이고 전압 이득만큼 값이 변화된 뒤 출력이 되는 회로입니다. 가산 증폭기는 서로 다른 두 입력의 값을 합쳐서 출력이 되는 회로입니다. 단위이득 플로어는 실제 회로의 전압이득이 이론에 의한 값이 맞는지 확인하는 회로입니다.

실험내용
실험1은 반전 증폭기이며, 입력 신호 곱하기 –증폭률이 되어 출력값이 나타내어지게 되어 입력신호와 위상이 180도 변해서 출력 값이 나오게 되는 회로를 실험합니다. 입력 신호와 출력 신호가 실제 반전된 모습으로 나타나는지, 전압 이득과 저항의 관계가 어떻게 되는지 알아보는 실험입니다.
실험2는 비반전 증폭기이며, 입력 신호 곱하고 증폭률이 되어 출력이 입력 신호와 위상이 같은 신호가 나오게 됩니다. 입력 신호와 출력신호가 동일한 위상을 갖고 증폭만 되어서 나오는지 확인하고 전압이득과 저항의 관계를 알아보는 실험입니다.

참고 자료

없음