디지털 시스템 설계실험 Verilog, Simple computer 구현(Control Unit, Datapath, Data memory 등) FPGA보드 결과 사진

목차

없음

본문내용

먼저 Simple Computer는 크게 ControlUnit과 Datapath로 구성되어있고 데이터를 저장하는 곳으로 Data momory의 파트가 있다.

즉 Simple Computer를 코딩할 때 위의 세 부분을 호출하여 사용하였고 여기서 Data memory의 WR(Write) 부분을 ControlUnit을 통해 오는 input인 MW로 바꾸어 주었고
주로 매 module마다 input, output에서 가장 크게 주의해야 되는 것은 ADATA와 BDATA 이므로, 이들이 들어가고 나오는 부분을 꼼꼼히 Trace하여 변경하여 주었다.

기존에 작성하였던 Datapath에서 Data memory에 input을 넣어주기 위하여 AddressOut과 DataOut을 선언하여 넣어주었다. 이들은 각각 Simple Computer에서 ADATA, BDATA로 들어갔다.

참고 자료

없음