디지털실험 8 결과 실험 8. CMOS-TLL interface

목차

1. 실험 결과
1) 1. <그림 8-4>의 회로를 구성하고, 1. (핀 14번)를 +10[V]로 연결하고, 입력값에 따른 출력을 살펴보고, 또한 +5[V]로 연결하여 살펴보아라.
2) <그림 8-5>의 회로를 구성하고 실험 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.
3) <그림 8-6>의 회로를 구성하여 (핀 14)에 +5[V]를 연결하고, (핀 7)은 접지시킨 후 전압 을 측정하라.
4) <그림 8-7>의 회로를 구성하여 에 +5[v]를 연결하고 는 접지 시킨후 핀 3의 전압 을 측정하라.
5) 5. CMOS가 TTL의 +5[V]보다 큰 +에서 동작할 때 높은 전압정격을 갖는 open collector 형 TTL을 사용할 수 있다. <그림 8-8>의 회로를 구성하고 4001의 핀 1과 핀 3의 파형을 관찰하여 구형파가 나오면 그 파형의 전압레벨을 측정하라.
6) 6. CMOS에 TTL을 직접 연결한다는 것은 CMOS의 구동능력이 한정되어 있으므로 매우 힘들다. 4050은 CMOS가 2개의 TTL을 구동시킬 수 있도록 설계한 buffer로서 +5[V]의 전원 공급만으로 동작시킬 수 있다. <그림 8-9>의 회로를 구성하고, 다음의 지점에서 파형을 관찰하여 파형을 도시하라.

2. 고찰
1) 실험 결과에서 본 CMOS의 TTL interface의 원리를 설명하라.
2) CMOS의 TTL interface회로에 대하여 설명하라

본문내용

2. <그림 8-5>의 회로를 구성하고 실험 1과 같이 전압을 인가하여 각각의 진리표를 작성하라.

실험 2의 회로이다. CMOS NAND소자이다. 소자의 동작 범위를 보기 위한 실험이다.
논리대로 동작하는지 보기 위한 실험 00부터 11까지 차례로 입력한 결과이다. 제대로 NAND로 동작한다.
A,B 에 같은 입력을 주면서 실험하고 있다. 5.5V일 때 까지는 0으로 인식한다.
5.5V에서 5.6V로 올리자마자 1로 인식한다. 중간부분이 없다.

<중 략>

2. CMOS의 TTL interface회로에 대하여 설명하라
CMOS와 TTL을 interface을 할 때에는 서로 전류와 입력 구동이 다르기 때문에 interface을 중간 매개체가 필요하다. 그리고 CMOS의 경우 DC 입력전류는 거의 0이므로 pull up과 pull down에 따르는 차이는 거의 없다. 저항을 연결하지 않아도 무방하나 IC 파손시 전원으로부터 과전류가 흘러 들어가지 않도록 하기 위해 1 k ~100 kΩ 정도를 사용한다. TTL의 경우는 input이 high일 때 유입되는 전류가 100mA 이내인데 반해 low일 때 유출되는 전류가 1mA 전후이다. 따라서 pull down은 바람직하지 않으며 pull up이 좋다. Pull up 저항은 0-3.3kΩ 정도, pull down시는 0-330Ω 정도를 사용한다.

이번 실험은 CMOS소자와 TTL 소자의 interface에 대한 실험이다. CMOS소자와 TTL 소자의 차이점 중 가장 눈여겨봐야 할 것은 전압 구동범위이다. CMOS 소자는 3~16V전압 구동범위를 가지고 있고 TTL은 5V 정도 필요하다. 따라서 CMOS 소자가 더 넓은 구동 범위을 가지고 있다. 두 번째로는 전류의 차이이다 TTL 소자는 전압을 적게 사용하기 때문에 전류를 많이 쓴다. 4mA~16mA정도로 쓰이고 CMOS소자는 0.001mA~4mA정도 쓰인다.

참고 자료

없음