[아주대]논회실 예비 실험 2. CMOS 회로의 전기적 특성
- 최초 등록일
- 2014.09.04
- 최종 저작일
- 2013.04
- 6페이지/ 한컴오피스
- 가격 1,000원
목차
1. 목적
2. 이론
3. 실험절차와 예상결과물
4. Data sheet
5. 출처
본문내용
-CMOS회로의 전기적 특성을 이해한다.
Logic Level의 의미와 Noise Margin을 실험을 통해 확인한다.
Schmitt-Trigger Inverters와 Resistive Load의 DC특성과 AC특성에 대해 알아본다.
2. 이론
(1) Logic Levels & DC Noise Margins (DC특성)
a. 경계값 용어
▪ VOHmin: High를 출력할 때 최소 허용 전압.
(보통 VDD-0.1)
▪ VIHmin: High를 입력 받을 때 최소 입력 전압.
(보통 VDD의 70%)
▪ VILmax: Low를 입력 받을 때 최대 입력 전압. < Logic Levels >
(보통 VDD의 30%)
▪ VOLmax: Low를 출력할 때 최대 허용 전압.
(보통 ground+0.1)
▪ NMH: High로 동작하는 구간의 Noise Margin (NMH = VOHmin- VIHmin)
▪ NML: Low로 동작하는 구간 Noise Margin (NML = VILmax - VOLmax)
b. High와 Low 사이의 Abnormal 구간은 천이(transition)구간으로 논리값이 정의되지 않음.
참고 자료
http://www.futurlec.com/IC74HC00Series.shtml
: 강의노트 및 Digital Design (4th edition) 논리회로 교과서,
http://en.wikipedia.org/wiki/Schmitttrigger (Schmitttrigger)
http://terms.naver.com/entry.nhn cid=389docId=857795mobilecategoryId=2640 (propagation delay)