전전컴설계실험2-5주차결과

목차

1. 서론(Introduction)
1) 실험목적
2) 실험을 위해 필수 배경이론, 개념
3) 실험의 가설 및 근거

2. 방법(Materials and Methods)
1) 실험 도구 및 재료
2) 실험 절차와 방법

3. 실험결과(Result)
1) 측정 결과의 도식적 표현
2) 측정 결과의 설명

4. 토론(Discussion)
1) 실험의 가설과 일치 여부
2) 실험 측정 결과의 해석 및

5. 결론(Conclusion)

6. 참고문헌(References)

본문내용

1.Introduction.
(1)Purpose of this Lab
Verilog HDL 문법을 연습하여 1-bit Full Adder를 Gate Primitive Modeling 방법과 Behavioral Modeling 방법으로 설계하여 Simulation 통해 동작을 검증한다.
(2)Essential Backgrounds for this Lab
-Full_Adder
가산 기능. 즉, 가수(added), 피가수(augend), 올림수(carry)를 표시하는 세 가지 입력(input)을 「합」과 「올림수」 두 가지 출력으로서 출력하는 전가산기는 반가산기(half-adder)에서는 고려되지 않았던 하위의 가산 결과로부터 올림수를 처리할 수 있도록 한 회로이며, 일반적으로는 가산기 두 가지와 올림수용의 회로로 구성되어 있다.
(1bit Full Adder Logic Diagram)

<중 략>

연습을 한 뒤에 각각의 1-bit Full Adder를 instance하여 4-bit Full Adder를 만드는 방법과, 처음부터 바로 4-bit Full Adder를 만드는 방법이 있다. 여기서 처음 1-bit Full Adder에서 오류가 없다면 실제실험에서의 오류는 없을 것이다. 실제 실험에서 결과값이 맞지 않는다면 그 문제는 Pin Number Mapping에 있을 수 있다. HBE-Combo II-SE의 Bus Switch와 Button Switch, LED에 각각 맞는 핀 번호를 xilinx에서 mapping을 해야지 실험에서의 정확한 결과값을 얻을 수 있다.

참고 자료

http://rockdrumy.tistory.com/203 (전가산기)
http://hyperphysics.phy-astr.gsu.edu/hbase/electronic/fulladd.html (1Bit-Full Adder)
http://kin.naver.com/qna/detail.nhn?d1id=1&dirId=10402&docId=65704042&qb=dmVyaWxvZyBtb2RlbGluZw==&enc=utf8§ion=kin&rank=2&search_sort=0&spq=0&pid=RCQgx35Y7usssuxJMslssssssuK-331890&sid=UkfTZXJvLDoAACkkGX0 (VHDL 문법)전전컴실험II_-_Lab_03_Verilog_HDL