[verilog] multiplexr 2to1 4 to1

소개글

베를로그 mux 2 to1 과 8 to 1 두개 있구요.

결과보고서도 같이 있습니다.

목차

1. 목적
2. 원리 (배경지식)
3. 설계 세부사항
4. 설계검증 및 실험결과
5. 8 to 1 multimplexer에 대한 설명
6. DE2-70 board 에 2to1 mux
7. 고찰 및 결론
8. 참고문헌

본문내용

1.목적
Module의 사용법을 익히고, Instance를 통하여 2 to 1 multiplexer를 구현한다. 그리고 Testbench를 작성하여 2 to 1 multiplexer를 Testbench를 통해 검증한다. 또한 8 to 1 multiplexer를 구현하고, Testbench를 작성해 검증한다. 그리고 2 to 1 multiplexer와 비교하여 설명한다.

2. 원리 (배경지식)

Instance
모듈은 실제 객체를 만들 수 있는 템플릿을 제공한다. 모듈이 불러졌을 때, Verilog는 템플릿으로부터 고유한 객체를 생성한다. 각 객체의 이름, 변수, 파라미터, 그리고 입출력 인터페이스를 가지고 있다. 모듈템플릿으로부터 객체를 생성하는 것을 파생이라 하고, 객체를 인스턴스라고 한다. 각 인스턴스는 고유의 이름을 가지고 있어야 한다.

<중 략>

이번 설계에서는 Input의 수가 5개 이상인 경우이기 때문에 설계자의 판단에 따라 중요하다고 생각되는 verification coverage와 이를 실현하는 verification vector set을 이용하여 검증한다. 이러한 검증방법을 'directed verification'이라고 한다. directed verification 은 input조합이 적은 exhausted 검증방법과는 달리 모든 입력조합을 일일이 넣으면 Output의 수가 너무 많기 때문에 테스트벤치에서 검증 가능한 exhausted verification 보다 작은 verification vector set을 생성하여서 그 coverage가 모든 기능적 측면을 검증 할 수 있는지 어떻게 coverage를 검증 할 수 있는지를 설명해야 한다.

참고 자료

없음

압축파일 내 파일목록

mux_결과레포트.hwp
mx2.v
mx8.v
tb_mx2.v
tb_mx8.v