• 파일시티 이벤트
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

verilog - modified CLA와 CLA를 이용한 fast adder 구현

*성*
개인인증판매자스토어
최초 등록일
2013.06.23
최종 저작일
2013.06
6페이지/한글파일 한컴오피스
가격 1,500원 할인쿠폰받기
다운로드
장바구니

목차

▶ 가산기의 기본 개념
▶ 게이트 레벨 표현으로 구현한 4비트 CLA* 코드 (모듈명 : modified4bit_CLA)
▶ 4비트 CLA* 5개 (하위모듈) 를 이용하여 구현한 16비트 고속 가산기 코드 (모듈명 : fast16bit_adder)
▶ Primitive Gate (AND, OR, XOR 등)를 배열로 구현한 16비트 고속 가산기 코드 (모듈명 : fast16bit_adder_2)
▶ 게이트레벨 표현 CLA* 와 동작적 표현 CLA*의 지연시간 차이를 알아보기 위한 Test Bench 코드
▶ 위의 두 표현방법의 Timing Simulation 차이가 명확하지 않아 CLA* 의 Register Transistor Logic을 비교

본문내용

⦁ 카르노맵에 의하여
Si = Ai ⦻ Bi ⦻ Ci
Ci+1 = AiBi + (Ai⦻Bi) Ci

⦁ Carry Propagate (캐리 전달 항) = Pi = Ai ⦻ Bi
⦁ Carry Generate (캐리 생성 항) = Gi = AiBi
※ Propagate : 전달하다 (Pi 가 모두 1이어야 아래서 올라오는 Carry를 전달할 수 있음)
※ Generate : 생성하다 (Gi는 전에 올라오는 Carry에 상관없이 스스로 Carry를 만들 수 있음)

⦁ Carry Propagate 와 Carry Generate를 이용하여 Si와 Ci+1을 다시 쓰면,
Si = Pi ⦻ Ci
Ci+1 = Gi + PiCi

⦁ Carry Propagate 와 Carry Generate를 이용하여 Ci+1를 표현하면,
C1 = G0 + P0C0
C2 = G1 + P1C1 = G1 + P1G0 + P1P0C0
C3 = G2 + P2C2 = G2 + P2G1 + P2P1G0 + P2P1P0C0

이 식들은 SOP (곱의 합) 형태의 표준형이므로 2번의 게이트 지연으로 구현 가능

참고 자료

없음
*성*
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

최근 본 자료더보기
탑툰 이벤트
verilog - modified CLA와 CLA를 이용한 fast adder 구현
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업