verilog - modified CLA와 CLA를 이용한 fast adder 구현
- 최초 등록일
- 2013.06.23
- 최종 저작일
- 2013.06
- 6페이지/ 한컴오피스
- 가격 1,500원
목차
▶ 가산기의 기본 개념
▶ 게이트 레벨 표현으로 구현한 4비트 CLA* 코드 (모듈명 : modified4bit_CLA)
▶ 4비트 CLA* 5개 (하위모듈) 를 이용하여 구현한 16비트 고속 가산기 코드 (모듈명 : fast16bit_adder)
▶ Primitive Gate (AND, OR, XOR 등)를 배열로 구현한 16비트 고속 가산기 코드 (모듈명 : fast16bit_adder_2)
▶ 게이트레벨 표현 CLA* 와 동작적 표현 CLA*의 지연시간 차이를 알아보기 위한 Test Bench 코드
▶ 위의 두 표현방법의 Timing Simulation 차이가 명확하지 않아 CLA* 의 Register Transistor Logic을 비교
본문내용
⦁ 카르노맵에 의하여
Si = Ai ⦻ Bi ⦻ Ci
Ci+1 = AiBi + (Ai⦻Bi) Ci
⦁ Carry Propagate (캐리 전달 항) = Pi = Ai ⦻ Bi
⦁ Carry Generate (캐리 생성 항) = Gi = AiBi
※ Propagate : 전달하다 (Pi 가 모두 1이어야 아래서 올라오는 Carry를 전달할 수 있음)
※ Generate : 생성하다 (Gi는 전에 올라오는 Carry에 상관없이 스스로 Carry를 만들 수 있음)
⦁ Carry Propagate 와 Carry Generate를 이용하여 Si와 Ci+1을 다시 쓰면,
Si = Pi ⦻ Ci
Ci+1 = Gi + PiCi
⦁ Carry Propagate 와 Carry Generate를 이용하여 Ci+1를 표현하면,
C1 = G0 + P0C0
C2 = G1 + P1C1 = G1 + P1G0 + P1P0C0
C3 = G2 + P2C2 = G2 + P2G1 + P2P1G0 + P2P1P0C0
이 식들은 SOP (곱의 합) 형태의 표준형이므로 2번의 게이트 지연으로 구현 가능
참고 자료
없음