컴퓨터구조 cpu, memory 연결 프로젝트

소개글

아주대학교 컴퓨터구조 프로젝트
cpu와 memory(RAM, ROM, FLASH) 연결하기

목차

1. 설계목표

2. 설계내용
1) Memory ? I/O Device Address Map
2) 설계과정

3. 결론 및 고찰

본문내용

1. 설계목표
CPU와 memory를 연결하는 과제를 수행한다. RAM, ROM은 각각 10개로, 다른 size로 구성되어있고 FLASH는 다른 size로 두 개가 주어진다. Decoder와 여러 논리소자들을 사용하여 위의 장치들을 연결함으로써 CPU와 memory가 상호간에 어떠한 방식으로 데이터를 주고받는지에 대하여 확실하게 인지할 수 있도록 한다. 자세한 세부 설계 사항은 아래 명시한다.

<중 략>

2) 설계과정
CPU는 16address line(A15~A0, A15가 lsb)과 read, write, io_read, io_write 신호를 가지고 있다.
학번 200920148을 22로 나눈 나머지가 0이므로 여기에 1을 더한 1이 주소가 시작되는 device number이 된다.
주어진 조건에 맞추어 Address map을 그렸다(위 Table).
CPU의 read, write 신호는 RAM 10개의 read, write에 모두 입력된다. ROM은 CPU의 read 신호가 enable 되었을 때 동작하므로 각 ROM의 CS1에 입력되는 control signal과 CPU의 read 신호를 AND gate로 연결한다. 각 memory의 address 입력은 size에 알맞은 CPU의 address bits가 입력된다.

참고 자료

없음