PUT를 이용한 이장 발진회로 및 톱니파 발진 회로 설계 제안서 및 설계 결과 보고서

소개글

- PUT 소자를 이용하여 발진주파수가 인 이장발진회로와 발진주파수가 인 톱니파 발생회로를 설계한다.

목차

Ⅰ설계 제안서
1.명제
2.설계목적
3.팀 구성
4.기대효과
5.용도
6.참고문헌

Ⅱ설계 결과 보고서
1.명제
2.개요
3.설계 순서
4.컴퓨터 시뮬레이션
5.실험
6.결과분석
7.결론
8.참고문헌
첨부 DataSheet

본문내용

- PUT 소자를 이용하여 발진주파수가 인 이장발진회로와 발진주파수가 인 톱니파 발생회로를 설계한다.

- PUT를 이용하여 원하는 주파수로 발진하는 이장발진회로 및 톱니파 발진회로를 구성한다. 따라서 PUT의 기본 동작 원리를 알 수 있으며 PUT를 이용하여 이장발진회로 및 톱니파 발진회로와 같은 프로그램이 가능한 단일접합 트랜지스터로 사용할 수 있다.

3. 팀 구성
-

4. 기대효과
- 이번 설계를 통하여
(1) PUT의 구조 및 동작 원리를 이해한다.
(2) , 및 를 측정하고 결과를 이해한다.
(3) PUT를 이용한 이장발진기의 동작원리를 이해하고 설계할 수 있다.
(4) PUT와 적분기를 이용한 톱니파 발진회로의 동작특성을 확인하고 설계할 수 있다.

5. 용도
- PUT는 Programmable Unijunction Transistor로서 프로그램이 가능한 단일접합 트랜지스터이다. 를 조정함으로서 프로그램 즉, 임의로 변경이 가능하다. 또한 PUT의 구조는 SCR과 비슷하다 전압-전류 특성곡선은 UJT와 비슷하다. 따라서 PUT의 사용 용도는 PUT의 특성을 이용한 이장발진회로를 구성하며 버퍼와 적분기를 이용하여 톱니파 발진회로를 구성할 수 있다. 따라서 PUT를 이용하여 톱니파 발진회로를 구성할 수 있음을 알 수 있다. 발진이 가능하므로 타이머의 스위치, 전력 전자 제어 분야에서 사용할 수 있다.

참고 자료

전자통신전공실험, 김인태 저, 상학당.
하이브리드 회로설계, 이영훈 저, 상학당.

압축파일 내 파일목록

7-8-PSpiceFiles/SCHEMATIC1/SCHEMATIC1.ALS
7-8-PSpiceFiles/SCHEMATIC1/SCHEMATIC1.net
7-8-PSpiceFiles/SCHEMATIC1/SCHEMATIC1_sch.prp
7-8-PSpiceFiles/SCHEMATIC1/test/test.cir
7-8-PSpiceFiles/SCHEMATIC1/test/test.mrk
7-8-PSpiceFiles/SCHEMATIC1/test/test.out
7-8-PSpiceFiles/SCHEMATIC1/test/test.out.1
7-8-PSpiceFiles/SCHEMATIC1/test.sim
7-8.DSN
7-8.opj
7-8_0.DBK
datasheet.pdf
IMG_20120326_172228.jpg
IMG_20120326_173216.jpg
qqqq.pdf
SCHEMATIC1 _ PAGE1.pdf
SCHEMATIC1 _ PAGE2.pdf
scope_0.png
scope_1.png
scope_2.png
test11111111.pdf
test12.pdf
삼각파발진회로(Multisim).ms11
삼각파발진회로.ms11 (Security copy)
이장 발진회로 및 톱니파 발진 회로 결과보고서.hwp
이장발진기(MathCAD).xmcd
이장발진회로(Multisim).ms11
톱니파발진기(MathCAD).xmcd

전체 목록 보기