전자회로실험6 차동 BJT 증폭기 특성 결과보고서

소개글

엄청난 시간을 투자하여 작성한 보고서입니다.
당연히 A+ 받았고 보고서점수 최고점을 받았습니다.
예비실험 시뮬레이션은 물론이고 실험순서 까지도
시뮬레이션 작성하였습니다. 실험사진도 다 있고
각각의 시뮬레이션 마다 설명을 자세히 적었음은 물론
비고 및 고찰도 아주 상세하게 작성한 만큼
믿고 받으셔도 됩니다.

목차

1. 실험 목적
2. 실험 결과 및 분석
3. 토론

본문내용

1. 실험 목적
- 차동 BJT 공통 증폭기의 차동 소신호 이득, 입력 저항 및 출력 저항 및 CMRR을 실험한다.

2. 실험 결과 및 분석
1) 오프셋 전압(Offset voltage)
(a) CA3046 BJT들을 <그림 6.1> 회로와 같이 결선한다.
RB는 가변 저항을 사용하여 트랜지스터 Q4의 전류가 1mA가 되게 조절한다.

<중 략>

= 실제 실험 대신에, 시뮬레이션으로 대체 실험한 결과가 아래의 표입니다. 시뮬레이션으로 얻은 값들을 이용하여 대체해보면 = (RE=0)일 때의 차동 모드 소신호 이득을 얻을 수 있고, = (RE=1kΩ)도 얻을 수 있었습니다. 이득 값의 오차를 줄이는 것이 목적이었습니다. 가 0일 때 입력 전압 Vd를 변화 시킬수록 값은 감소하는 듯 해 보이다가, 1V를 지나면서 다시 증가하는 것을 시뮬레이션을 통해 알 수 있었습니다. 다시 를 1kΩ으로 변환 한 후, 똑같이 시뮬레이션 해 보니 이번에는 Vd 값이 증가 함으로써 이 감소하는 비율이 =0일 때 보다 더 빠른 것을 알 수 있었습니다. 마찬가지로 입력 전압이 약 1V가 넘어가면 출력 전압이 다시 증가 하였는데, 차동 증폭기의 특성인 공통 신호는 억제하며 차동 신호는 증폭시키기 때문일 것이라 예상 됩니다. 입력 전압이 1V전에는 공통신호가 증가하기 때문에 차동 증폭기의 특성으로 출력 전압은 감소하게 되지만, 1V 이후에는 차동 신호가 증가하게 되어 출력 전압이 증가 한다는 것을 알 수 있었습니다.

참고 자료

없음