결과 실험2. 전류-전압 변환회로

소개글

아주대 전자회로실험 결과

목차

1) 전압-전류 변환기
2) 전류-전압 변환기
3) 전류 증폭기

본문내용

전류 측정 전압 측정

입력 전압 7.99V일때, 출력 전류(8.52mA)

→ 실험 결과 토의 : 실제 실험을 통한 측정 결과, PSpice시뮬레이션의 통한 예상된 값과 실제 실험을 통해 측정된 값이 회로의 실제 구현에 따른 오차를 감안한다면 거의 일치하였다. 오차의 원인으로는 실험에 쓰인 저항의 미세한 오차와 측정 오차, 그리고 가변 저항의 감도가 많이 예민하여 입력 전압을 정확히 실험값에 맞추기가 어려웠기 때문으로 보인다. 또한, 실제 실험에서는 이상적인 OP-AMP의 구현이 불가능하여 오차가 발생한 것으로 보인다. 전압-전류 변환기 실험은 입력전압에 대하여 출력전류가 어떻게 변하는가에 대하여 구하는 실험으로, 전압-전류변환기의 식은 으로 실험에선 으로 고정을 하고 를 구하게 된다. PSpice시뮬레이션과 이론에 따른 는 의 1/1000의 값으로 1mA, 4mA, 6mA, 8mA 값으로 예상되지만, 실제 실험에서 다소의 오차가 발생하였다. 하지만 오차의 원인을 감안한다면, 실험을 통하여 전압-전류 변환기의 관계식 성립됨을 알 수 있었다.

참고 자료

FUNDAMENTALS OF MICROELECTRONICS, RAZAVI, WILEY, 2008.
FEEDBACK CONTROL OF DYNAMIC SYSTEMS, F.FRANKLIN, PEARSON PRENTICE HALL, 2010.