[Flowrian] 멀티플렉서 & 디멀티플렉서 회로의 Verilog 설계 및 시뮬레이션 검증
- 최초 등록일
- 2011.12.08
- 최종 저작일
- 2011.11
- 21페이지/ 압축파일
- 가격 1,000원
소개글
멀티플렉서 (Multiplexor)는 많은 입력 신호들 중에서 하나를 선택하여 출력에
연결하는 조합회로이다. 선택 신호들의 값에 따라서 특정한 입력 신호가 선택된다.
디멀티플렉서 (Demultiplexor)는 반대의 동작으로 하나의 입력 신호를 받아서
선택 신호가 지정하는 출력으로 연결하는 조합논리회로이다.
설계는 Verilog 언어를 이용하여 모델링 되었으며,
테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고
결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.
(주)시스템 센트로이드의 Flowrian으로 설계되었으며
Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.
목차
Flowrian / Verilog
본문내용
멀티플렉서와 디멀티플렉서의 동작은 Verilog 언어가 제공하는 두가지 방식,
Behavior 와 Structure 관점에서 논리동작을 모델링하고 시뮬레이션 하였다.
Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.
1. 멀티플렉서 & 디멀티플렉서 회로의 사양
2. Behavior 형식 멀티플렉서 회로의 Verilog 설계 및 검증
3. Structure 형식 멀티플렉서 회로의 Verilog 설계 및 검증
4. Behavior 형식 디멀티플렉서 회로의 Verilog 설계 및 검증
5. Structure 형식 디멀티플렉서 회로의 Verilog 설계 및 검증
6. 멀티플렉서/디멀티플렉서 테스트 회로의 Verilog 설계 및 검증
참고 자료
없음
압축파일 내 파일목록
MuxDemux_design_20111121.zip
MuxDemuxv1_20111121.pdf