7487,7483 을 이용한 4자리 2진 감가산 회로 설계 (진보01기)

소개글

Quartus tool을 이용하여 74H87와 74LS83 IC로 4자리 2진수를 가산과 감산하는 회로는 설계한 보고서 입니다
회로랑, 결과파형 및 분석, 설계순서, 동작원리, 계산등 모두 나와있습니다.

첨부까지 총 11장입니다.

목차

1.명제

2.목적

3.설계순서

4.동작원리

5.카르노프 맵 계산

6.감가산기파형분석

7.감가산기회로설계

8.사용소자

9.결론

본문내용

1. 명 제
- Quartus tool을 이용하여 74H87와 74LS83 IC를 사용하여 4자리 2진수를 가산과 함께 감산 할 수 있는 회로를 설계한다.

2. 목 적
1) 진-보-0-1 기의 동작을 이해한다
2) Quartus tool을 이용하여 4자리 2진수의 가감산회로를 설계한다.

3. 설계 순서
1) Quartus tool을 이용하여 진-보-0-1 기의 논리회로 설계
2) 74H87과 74LS83 IC를 사용하여 4bit 가감산기 설계
3) 가ㆍ감산기 Simulation 파형 동작확인

4. 동작원리
1) 진-보-0-1 기
하나의 논리회로가 가산과 감산의 기능을 모두 갖게 하기 위하여 제어신호에 따라 가수 이 또는 의 1의 보수 로 되는 회로를 진-보-0-1 기라고 한다. 디지털 계산에 있어서 가산은 보수 없이 계산이 가능하나 감산을 할 때는 빼주는 수를 보수를 취하여 가산하게 되는 방법으로 하게 된다 이를 위하여 진-보-0-1기를 이용하는데 감산을 위해서는 진리표의 L값이 0인 부분을 사용하게 된다.

첨부1) 진보01기 -파형

참고 자료

없음

압축파일 내 파일목록

첨부파일/첨부1)진보01기-파형.pdf
첨부파일/첨부2)진보01기-스켄매틱.pdf
첨부파일/첨부3)4비트 감가산기 파형.pdf
첨부파일/첨부4)4비트 감가산기 -스켄매틱.pdf
첨부파일/첨부5)SN74H87 datasheet.pdf
첨부파일/첨부6)74LS83 datasheet.pdf
진보01기 결과보고서.hwp