VHDL을 이용한 MU0 구현 (논문양식)

소개글

맨체스터대학에서 구현한 MU0 (가장 기본적인 CPU형태)를 구현

목차

Ⅰ. 서 론

Ⅱ. 본 론
1. MU0 의 소개
가. Processor의 구성
나. 명령어의 구성
2. MU0내부 (하드웨어)
가. Controller
나. Datapath
3. Control Signal
가. 각 명령어에따른 Sequence
나. 각 명령어에 따른 DataPath

Ⅲ. 실 험

Ⅳ. 결 론

참 고 문 헌

본문내용

3. Control Signal
앞에서 보인 Controller와 DataPath의 동작을 위해서는 적절한 Control Signal이 필요하다. Control SIgnal들이 값은 다음과 같다.
위의 Control signal을 이해하기 위하여 각 명령어에 따라 동작하는 Sequence를 이해하고, 그때마다 선택되는 datapath signal들을 체크하여 Control Signal들의 대수식을 이해하도록 한다.

가. 각 명령어에따른 Sequence
각 명령어에 따라 위의 Control Unit의 State가 할당되게 된다. 각 시간 T0, T1, T2때의 Sequence를 나타내 어 본다.
기본적으로 T0 시점에서는 명령어 Fetch가 이루어진다. 쉽게말하면 PC번지의 메모리의 데이터를 수행하기위하여 IR로 가지고 오는 작업이다. 수식으로 나타내면 다음과 같다.

두 번째 T1시점에서는 Decoding이 이루어진다. 명령어를 해독하고 PC의 값을 +1 증가하여 PC가 다음에 수행할 명령어를 가르키도록 하는 작업이다.

과 같이 나타낼 수 있다.
T0, T1시점에서는 모든 명령어들이 수행하는 동작이 같으나 T2 시점에서는 각 명령어들이 수행되는 시점으로 각 명령어들마다 수행하는 것이 다르다. 위의 설명을 다음과 같이 요약 할 수 있다.

참고 자료

[1] VHDL회로설계 강의자료
이론 (8주차∼9주차) 실습(MU0자료)
[2] 디지털 시스템 설계를 위한 VHDL 기본과 활용
출판사 : 그린 1998년 10월 31일 발행
저자 : 박세현
[3] Joseph Pick VHDL Techniues, Experiments, and Caveats McGraw-Hill Inc.
[4] James R. Armstrong and F. Gail Gray, Structured Logic Design with VHDL.Prentice-Hall.
[5] 전자회로와 시스템설계를 위한 VHDL, 성안당. 김성정