예비02_CMOS 회로의 전기적 특성

소개글

예비02_CMOS 회로의 전기적 특성

목차

I. 목적
II. 이론 및 유의사항
III. 예비학습
§참고문헌§

본문내용

I. 목적
High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.

II. 이론 및 유의사항
(a) CMOS inverter
◆ CMOS inverter와 BJT inverter의 차이점
CMOS inverter는 PMOS와 NMOS 각각 한 개씩으로 구성되어 있으며, 실제 설계 및 simulation 시 High & Low의 출력 특성이 명확하게 나타난다. 즉, 출력 값이 입력이 high인 경우에는 0V가, low인 경우에는 Vdd에 가깝게 나타난다. 반면에 최소 3개의 BJT와 2개의 저항으로 이루어지는 BJT inverter (ECL)의 경우, CMOS에 비해 완전한 high 또는 low의 출력 값이 나타나지 않는다.
예를 들면, Vdd=3V, GND=0V일 때, 입력이 0V이면 CMOS inverter에서는 출력이 3V가 나오지만 BJT inverter일 때는 2.5V정도 밖에 나오지 않는다는 것이다.

◆ 슈미트 트리거 회로
디지털 회로의 기본 신호 레벨은 High, Low, 그리고 특수하게 High 임피던스 상태로 나눠지는데 High-Z는 중간 값을 의미한다. 슈미트 트리거는 1에서 0으로, 또는 0에서 1로 신호가 변할 때, 잡음에 의해서 1인지 0인지를 판별할 수 없을 때를 대비하여 추가하는 회로이다. 즉, 변하는 시점이 0과 1 사이에 두 개가 존재한다. 만약 5V 회로가 있다면, 0∼0.8V는 0으로 인식하고, 2.5V∼5V는 1로 인식해 중간에 두 개의 Threshold 값이 존재한다. 1에서 0으로 변할 때는 0.8V에서 0으로 인식하고, 0에서 1로 변할 때는 2.5V에서 1로 인식하는 것이다.
◆ 히스테리시스 전압
히스테리시스 전압이란 일정한 상태에서 일정한 값으로 정의되는 전압이 아니라 이전의 전압 상태 변화에 따라 변하는 전압을 말한다. 입력전압 에 대해 출력전압 가 결정될 때 입력전압 값이 커지면서 결정되는

참고 자료

『DIGITAL DESIGN』, John F. Wakerly
www.google.co.kr(구글-위키백과)
http://www.icbank.com(IC뱅크-전자정보)
http://keukrae.blog.me/110025700183