차동 증폭기 구성 및 측정 예비레포트
- 최초 등록일
- 2010.06.09
- 최종 저작일
- 2009.10
- 7페이지/ 한컴오피스
- 가격 1,500원
* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다.
한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.
소개글
PSPICE를 이용한 실험 레포트 입니다.
목차
1. 실험 제목
2. 조원 이름
3. 예비 보고 사항
(1) 20V/V 이상의 차동 전압 이득 Ad와 200 이상의 CMRR을 특성으로 가지는 능동 부하 MOS Differential Pair를 설계 하시오.
본문내용
차동증폭기는 차동모드 신호에 대해서는 매우 높은 이득을 가져야 하고 공통모드 신호에 대해서는 매우 낮은 이득을 가져야 한다. 차동모드 신호의 증폭기 이득을 라 하고,
공통모드 신호의 이득을 라 한다.
이때에 이 비율을 공통모드 제거비(Common Mode Rejection Ratio = CMRR)이라고 한다.
위의 식으로 CMRR을 나타낼 수 있다. 출력을 Differential로 보았을 때,
으로 나타낼 수 있다.
차동 증폭기의 출력이 이상적인 경우 차이가 없어야 하기 때문에 값은 0이 되어야 이상적인 경우가 된다. 값이 0이되면 CMRR값은
가 된다.
이번 실험에서 CMRR을 측정하려면 소신호 입력을 제외하여 차동 증폭기의 입력에 걸리는 전압을 측정하고, 출력에 나오는 전압을 측정하여 CMRR을 결정할 수 있다.
이상적인 경우에는 값이 0이 되어야 하지만 실제의 회로구성에서는 저항 등의 오차로 인하여 전압이 같아질 수 가 없어서 0이 될 수 없다.
하지만 실제 실험에서는 트랜지스터 제작 시에 발생하는 (W/L)의 변화, Vth 의 변화 등으로 인해서 트랜지스터 간의 Mismatch가 발생하면 CMRR의 값이 상수를 가지게 된다.
참고 자료
없음