소개글
Verilog Coding을 이용한
7-Segment Decoder using Decimal to BCD Converter의 설계
목차
* 7-Segment Decoder using Decimal to BCD Converter
Decimal to BCD Converter를 Coding
Minterm generator
7-Segment Decoder를 Coding
Decimal to Seven Segment Decoder의 Waveform
Decimal to Seven Segment Decoder Hierarchy
본문내용
- 7-Segment Decoder를 Coding
module Deci_to_Seven(X,S,COM);
input [9:0]X;
output [6:0]S;
wire [3:0]In;
wire [9:0]K;
output [7:0]COM;
assign COM=8`b11111110;
Deci_to_BCD K1(.X(X),.In(In)); //Deci_to_BCD에서 input ‘X’는 ‘X’로 output ‘In’의 값은 ‘In’으로 지정된다.
Minterm K2(.In(In),.K(K)); //Minterm에서 input ‘In’는 ‘In’로 output ‘K’의 값은 ‘K’로 지정된다.
or Z0(S[0],K[2],K[3],K[4],K[5],K[6],K[8],K[9]);
or Z1(S[1],K[0],K[4],K[5],K[6],K[8],K[9]);
or Z2(S[2],K[0],K[2],K[6],K[8]);
or Z3(S[3],K[0],K[2],K[3],K[5],K[6],K[8],K[9]);
or Z4(S[4],K[0],K[1],K[3],K[4],K[5],K[6],K[7],K[8],K[9]);
or Z5(S[5],K[0],K[1],K[2],K[3],K[4],K[7],K[8],K[9]);
or Z6(S[6],K[0],K[2],K[3],K[5],K[6],K[7],K[8],K[9]);
endmodule
-Decimal to Seven Segment Decoder Hierarchy
위의 그림에서 볼 수 있듯이 Decimal to Seven Segment decoder는 wire 역할을 하는 Minterm 과 Decimal to BCD coding에 의해서 연결이 됨을 알 수 있다.
Decimal to Seven Segment decoder가 최상위 계층으로 올라가고 Decimal to BCD 가 최하위 계층으로 내려가 Decimal이 입력이 되고, Seven Segment 가 출력으로서 나오게 된다.
참고 자료
없음