BCD 코드를 이용한 10진 가산기

소개글

BCD 코드를 이용한
10진 가산기 발표자료입니다.
직접프로그래밍한 내용까지 들어있습니다. 교수님께 칭찬받았던 자료임.

목차

가산기 (반가산기)
가산기 (전가산기)
10진 가산기 설계 계획
4bit 2진 가산기

본문내용

BCD 코드를 이용한
10진 가산기
가산기 (반가산기)
Digital design
May 6. 2008
Chonnam Uiv Electronics
- 1비트의 2개 2진수를 더하는 논리회로
- 2개의 입력과 출력으로 구성
- 2개 입력은 피연산수 x와 연산수 y 이고, 출력은 두 수를 합한
결과인 합 S(sum)과 올림수 C(carry)를 발생하는 회로
반가산기
입력
X Y
출력
C S
0 0
0 1
1 0
1 1
0 0
0 1
0 1
1 0
S = XY
C = XY
가산기 (전가산기)
Digital design
May 6. 2008
Chonnam Uiv Electronics
하위비트에서 발생한 올림수를 포함하여 3개의 입력 비트들의 합을
구하는 조합논리회로
- 3개의 입력과 2개의 출력으로 구성됨.
3개 입력은 피연산수 x와 연산수 y, 그리고 하위 비트에서 발생한
올림수 Ci 가 되고, 출력변수는 출력의 합 S(sum)과 올림수C(carry)를
발생하는 회로
전가산기
입력
X Y Z
출력
C S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
0 1 1
0 0
0 1
0 1
1 0
0 1
1 0
1 0
1 1
가산기 (전가산기)
Digital design
May 6. 2008
Chonnam Uiv Electronics
S = X’Y’Z + X’YZ’ + XY’Z’ + XYZ
C = XY+XZ+YZ
2개의 반가산기와 캐리 OR 게이트로 구성된 전산기
곱의 합 형식의 전산기
10진 가산기 설계 계획
Digital design
May 6. 2008
Chonnam Uiv Electronics

참고 자료

없음