ESD protection circuit design concepts and strategy
- 최초 등록일
- 2007.09.10
- 최종 저작일
- 2007.09
- 24페이지/ MS 파워포인트
- 가격 1,000원
목차
없음
본문내용
General configuration of bidrectional ESD
Primary ESD clamp
Pad를 통해 들어오는 흐름을 power rail로 유도
Secondary ESD clamp
Input receiver’s gate oxide를 보호
보통 primary clamp의 scaled down버전으로 구성
Rs
output driver의 전압제한
Qualities of ESD protection
Robustness
Effectiveness
Speed
Transparency
Robustness
Clamp의 ESD current에 대한 handling 능력
일정한 ESD 레벨에서 스스로 동작
고정적이지 않으며, 필요로 하는 모델의 성능에 따라 device의 width를 조절하여 결정
TLP(TransmissionLinePulse)나 HBM(HumanBodyModel)의 테스트를 통해 ㎃/㎛ 또는 HBM V/㎛를 선택
ex) 10㎃/㎛의 특성을 지니는 clamp가 존재할 때, 그 width를 200㎛으로 한다면, 2A의 전류구동력을 가지게 되며, 3㎸ HBM의 protection level을 가지게 된다.
Effectiveness
clamp network가 포함되어있는 모든 병렬 회로 내에서의 한계전압 level.
ex) 독립적인 clamp의 특성이 4.5㎸ HBM의 강인성을 지니고 있을 때, I/O 회로의 다른 요소들, output dirver 또는 다른 parasitic path가 가지는 강인성이 2㎸ HBM이라면, 실제로 clamp가 이들 속에서 이루는 I/O network는 2㎸ HBM의 성능밖에 효과를 발휘하지 못한다.
보다 높은 protection level을 위해서는, ESD clamp에 걸리는 전압을 낮추던가, 다른 요소들의 turn on 전압을 높여야 한다.
참고 자료
없음