[공학기술]vhdl 설계 및 응용 - 플립플롭, 카운터 등 예제3 (디지털 아날로그 설계및 응용)

소개글

vhdl 설계 및 응용 - 플립플롭, 카운터 등 예제3 (디지털 아날로그 설계및 응용)
중간고사 참고 자료.
회로도, 관련 진리표,카르노맵이 포함된 내용이며, 각각 설명도 간단히 첨부되있음.
회로도와 출력파형(Waweform) 은 실제화면 캡쳐형식.
07 in Hoseo

목차

<과제9> D-Flip-Flop을 이용하여 T Flip-flop을 구현할 수 있는 디지털 논리회로를 설계하시오.
과제12) 3bit의 동기식 카운터를 이용하여 MOD 6의 카운터를 구현할 수 있는 디지털 논리회로를 설계하시오.
과제13) 4bit의 동기식 카운터를 이용하여 MOD 10의 다운 카운터를 구현할 수 있는 디지털 논리회로를 설계하시오

본문내용

<과제9> D-Flip-Flop을 이용하여 T Flip-flop을 구현할 수 있는 디지털 논리회로를 설계하시오.
[설계사양] KEY_0을 누르면 LED10이 OFF되며 또한, KEY_F를 누르면 LED10이 ON된다. 아울러 Flip-Flop의 CLOCK은 KEY_C를 사용하며 하강에지에서 T 입력을 받아 D-Flip-Flop으로 latch 동작을 할 수 있도록 설계하시오. 이 때 T의 입력은 KEY_D 가 사용된다. 또한 LED11은 LED10의 반전 동작을 한다.
- D-F/F를 이용한 회로설계
%%%%도표 및 그림 첨부%%%%%%%%%%
D-F/F 은 CLR와 PR이 모두 ‘1’일때 CP의 상승에지에서 D의 상태가 Q로 래치되는 동작을 하며 D-F/F의 동작을 확인하기 위해 입력으로 CLR는 KEY_0 에 그리고 PR는 KEY_F로 설정하였고 D-F/F의 CP는 KEY_C로 D는 KEY_D로 각각 설정하였다. 출력은 Q와 Q`는 각각 LED10과 LED11에 연결하여 표현하였다.
-진리표를 구성해보면,
%%%%도표 및 그림 첨부%%%%%%%%%%
-이에대한 카르노맵 구성.
%%%%도표 및 그림 첨부%%%%%%%%%%
=dt+dt 즉 ‘XOR 와 같다. 그래서 ’XOR 게이트를 추가 시켜주었다.
-입.출력 시뮬레이션
%%%%도표 및 그림 첨부%%%%%%%%%%
-----> 기존 D-F/F로 구성된 회로에 ‘XOR`케이트를 추가함으로써 ’T-F/F 과 동일한 파형을 얻어낼 수 있다.
과제12) 3bit의 동기식 카운터를 이용하여 MOD 6의 카운터를 구현할 수 있는 디지털 논리회로를 설계하시오.

참고 자료

자체구성 (디지털 ,아날로그 설계및 응용)