[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 8장 병렬가산기 및 감산기

소개글

자료수집 많이해서 충실히 적은 레포트예요^^

목차

1.실험목표
2.관련이론
3.사용기자재 및 부품
4.실험방법

본문내용

❶ 실험 목적
MSI/LSI 칩들의 기능을 직접 수행해보고, 이들 침을 이용한 여러 연산회로를 구성하여 그들의 동작원리를 실습을 통하여 이해한다.

❷ 관련 이론

2.1 4 bit 2진 병렬 가산기

여러 개의 2진 비트로 구성되어 있는 두 개의 값을 동시에 가산하기에 필요한 가산기를 병렬가산기라 한다.
예를 들어 두 개의 4 bit의 2진수 와 를 더하는 연산의 경우는 다음과 같다.


: 피가수
+ : 가수
(Carry) : 합

(1) 와 가 가산된다. 가산결과 발생한 캐리 는 상위단으로 올라간다.
(2) 과 그리고 와 의 가산에서 발생한 가 가산된다.
(3) 와 그리고 의 가산.
(4) 와 그리고 의 가산.
(5) 와 의 가산 결과 발생한 캐리 은 상위단이 없으므로 가 된다.

위와 같은 4 bit의 2진수 두 개를 더하는 병렬 가산기 회로는 5장의 반가산기 회로 한 개와 전가산기 회로 3개를 사용하여 [그림 8-1]과 같이 구성할 수 있다.

그러나 두 개의 4 bit 2진수를 더하는 회로는 하나의 칩(7483)으로 설계되어 있으므로 IC 7483 칩을 이용하면 더 간편하게 구성할 수 있다.
4 bit의 2진 병렬 가산기인 MSI 칩 7483의 블록도는 [그림 8-2]와 같다.
[그림 8-2] 4 bit 2진 병렬 가산기(7483)의 블록도

참고 자료

디지털논리회로설계실험