[LCD실험] TFT-LCD 분석

목차

실험 목적
실험 재료
실험 이론
실험 방법
실험 결과
실험 고찰

본문내용

실험목적: TFT의 시뮬레이션을 통해 Channel의 W/L의 크기 결정으로 최적의 array설계를 하여 소비전력과 개구율을 증대 시킬 수 있다.
실험재료: Mychip Station Pro. (CAD Program)
실험이론:
TFT 설계
화면의 크기가 정해진 후 그 해상도가 정해지게 되면, 각 sub Pixel의 크기가 정해지게 된다. 이렇게 sub pixel의 크기가 정해지게 되면, TFT의 전류 구동능력과 배선의 저항, Cs를 생성하기 위한 storage cap에 따라 TFT의 W/L이 결정되게 된다.
이때 photolithography 공정 margin과 ethching process 공정 margin 을 염두해 두고, TFT의 설계를 하고, simulation을 하여야 한다.
이렇게 제작된 TFT는 lcd의 성능을 위해 개구율을 최대로 하여야 하고, kickback 전압의 크기도 작아야 한다.

<중 략>

gate와 데이터 전압에 의한 스윙을 확인 하고, kickback 전압의 존재를 확인하여 본다.
여러 조건을 바꾸어 보며, 그래프의 특성 변화를 본다.
TFT의 전체적 구조 및 특성을 파악 한 상태에서 2D 조감도를 생각해 보고, 시뮬레이션을 위해 구상 해 본다.
TFT 설계를 위한 W/L을 구하기 위해 주어진 조건을 가지고 계산하여 본다.
공정 마진을 감안하여 my chip station 프로그램을 이용하여 TFT를 그려본다.
원하는 해상도에 맞게 확장하여 본다.
실험 결과:
my chip station
my chip station 프로그램을 이용하여, pixel을 디자인 한 모습이다. 공정 마진을 고려하여 같은 메탈 사이엔 4um, 다른 층 레이어 사이엔 3um, gate와 source, drain의 overlap은 2um를 주었다.

참고 자료

없음