테브난 노턴의 정리
- 최초 등록일
- 2013.02.11
- 최종 저작일
- 2012.12
- 17페이지/ MS 워드
- 가격 2,000원
소개글
기초회로실험
목차
1. 제목
2. 실험 결과
3. 결과분석 및 토의
4. 참고문헌
본문내용
1. 제목 : 실험 12. 테브난 노턴의 정리
2. 실험 결과
(1) 표 12-1 저항의 측정
저 항 색깔판독법 [Ω] 측정값 [Ω] R1 3300 3282 R2 15000 14867 R3 10000 9907 R4 5600 5540 RL 2700 2695 RL 3900 3868
(2) 그림 12-4 불평형 회로에 대한 테브난 정리 실험
실험 과정 ②~⑤
실험 과정 ⑥~⑧
실험 과정 ⑨ 실험 과정 ②~⑧ 반복
표 12-2 테브난 정리에 의한 측정값과 계산값
RL [Ω] VTH [V] RTH [kΩ] IL [mA] 측정값 계산값 측정값 계산값 측정값 계산값 테브난 등가회로 본래회로 2700 3.451 3.4382 8.348 8.076 0.319 0.320 0.320 3900 0.291 0.288 0.287
<중 략>
1. 제목 : 설계과제 (1) 결과
1) 설계 문제 :
1. 그림 1에서 정현파 입력 전압 VDC와 저항 R2~R7를 임의의 값으로 연결하고, 가변저항 R 을 full range로 조절하였을 때 출력 전압 VOUT 이 5~10V 가 되도록 회로를 설계하시오. 단, c와 b 사이의 전류가 0이 되어서는 안 된다. 설계를 위해 그림 2의 Y-Δ 회로를 이용하고 이를 분석하시오.
2. 1번과 동일한 성능을 같도록 테브난 등가 회로를 설계하고, 1번과 동일한 성능을 보이는 것을 확인하시오 임의의 로드 (RL확인하시오. )를 연결하여 확인하시오 확인하시오.
2) 실험결과 및 분석
설계 그림 1. 회로 구성
설계 그림 2. 테브넌 등가회로 구성
설계 표 1. 출력 전압의 최소 최대
최소 최대 Vout[V] 5.04 9.77
설계 표 2. 가변저항의 변화에 따른 VTH, RTH 의 값의 변화
VTH[V] RTH[Ω] R=0Ω 9.523 109.3 R=1KΩ 8.754 988
설계 표 3. 테브넌 등가회로에서의 VO값과 오차값
참고 자료
00대학교 전자공학과 저, 기초전자공학실험교재, 00대학교 전자공학과, 2011
이병기, 기초회로실험, 회중당, 1990, pp.47-53
BOYLESTAD, 이준응 역, 최신회로이론, 동일출판사, 초판, 1999, pp.374-401
FRANCO, 박경탁 역, 회로이론의 기초, 청문각, 초판, 1997, pp.163-171
J. D. Irwin and R. M. Nelms, Basic Engineering Circuit Analysis, 9/e, Hoboken, NJ, USA: John Wiley & Sons, 2008. pp.191-206