실험 2. 가산기 & 감산기(예비)

소개글

아주대 2012년 1학기 논리회로 실험입니다.^_^ 싸게 구입하고 유용하게 사용하세욥 ㅎㅎ

목차

1. 실험 목적
2. 주요 이론
3. 주요 디바이스
4. 실험 절차
5. 예상 결과물

본문내용

1. 실험 목적
-Logic gate를 이용해서 가산기(adder)와 감산기 (substracter)를 구성한다.
-디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.

2. 주요 이론
<반가산기>
반가산기는 2진수 1자리의 덧셈을 가능하게 하는 회로로써, 자리 올림을 고려하지 않는 회로이다. 1+1=10일 경우, 이 때 0을 합(sum)이라 하고, 한자리 위로 올라간 1을 자리 올림(carry)이라고 부른다. 반가산기에서는 자리 올림수를 윗자리에 더해줄 수 없으므로 1+1은 0으로 처리된다.

<전가산기>
입력 변수 A와 B가 2비트 이상으로 구성되어 있을 때 반가산기만으로는 불가능함. 2진수의 덧셈에서 사용할 수 있는 완전한 가산기를 만들려면 그 자리보다 낮은 자리에서 발생하는 자리 올림수를 받아들일 수 있는 입력 요소가 추가되어야 하고, 또한 자리 올림수를 발생시킬 수 있어야 한다.

참고 자료

없음