4.적분(I) 제어요소

소개글

보고서

목차

1. 실험목적

2. 기본이론

3. 실험회로

4. 사용기기 및 재료

5. 실험순서 및 결과

본문내용

1.실험목적
적분제어요소의 회로해석과 시간 및 주파수 응답특성을 관측한다.
특징 : 입력전압Vi와 시간의 곱에 비례한 전압을 출력한다.
용도 : 대수변환, 신호범위 압축, 아날로그 연산
주의 : OP-AMP의 입력바이어스 전류 및 콘덴서의 누설전류가 커다란 오차를 발생시키는 원인이 되므로 사용 시 주의를 필요로 한다.

2.기본이론
적분회로는 입력을 시간으로 적분한 결과를 출력하고, 동작이 시간의 차원을 가지기 때문에 타이머나 발진기 등의 시간폭을 생성하는 회로에 이용된다. 또한 정현파에 대해서는 주파수에 따라 이득이 변화하는 증폭기로서 동작하기 때문에 필터로도 사용되고, I제어요소는 P제어요소의 궤환저항 R2 대신에 커패시터로 대치하면 적분회로가 된다.

<중 략>

적분기 회로의 주파수 응답에서 이득은 일정수준을 유지하다가 절점 주파수를 지나게 되 면 20[dB/d]만큼씩 감소되는 것을 확인했고, 위상은 0°를 유지하다가 감소하기 시작해서 -90°에 수렴하는 것을 확인하였고, 커패시터의 크기가 커질수록 주파수의 절점 주파수가 낮아지는 것을 시뮬레이션을 통해 확인할수 있다.
5.13 각각의 실험 및 시뮬레이션 결과에 대하여 비교 검토하고, 이에 대하여 기술하시오
적분기회로는 저주파를 차단하고 고주파를 허용하는 회로이다. 그 이유는 커패시터의 임피던스는 인데, 여기서 임피던스는 주파수f에 반비례 한다. 이것은 주파수가 낮을수록 임피던스가 커지게 된다는 것이다. 즉 직류일수록 f=0이 되어 거의 무한대 가까운 높은 임피던스를 갖게 되어, 그 결과 높은 이득을 갖게 되어 직류에 가까운 입력에 대한 출력은 파형의 일그러짐을 확인할 수 있다.

참고 자료

없음