[논실]예비7, 200820126, 안효중, 4조
- 최초 등록일
- 2012.02.29
- 최종 저작일
- 2011.12
- 3페이지/ 한컴오피스
- 가격 1,000원
* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다.
한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.
소개글
아주대 논리회로실험 예비보고서 입니다. 2011-2에 수강한 자료입니다.
목차
[1] 실험 목적
[2] 주요 이론
[3] 주요 디바이스
[4] 실험 절차
[5] 예상 결과물
[6] 참고 문헌
본문내용
[1] 실험 목적
Shift Register(시프트 레지스터)의 원리를 이해하고 그 동작을 실험을 통해 알아본다. 또, 7476, 7496 IC의 특성을 이해하고 실험을 통해 확인해 본다.
[2] 주요 이론
① Shift Register
플립플롭이 서로 연결되어 있는 형태로, 데이터를 저장 하였다가 클럭이 들어올 때 마다 한 칸씩 shift 되는 기능을 가지고 있다. 직렬-병렬 정보 변환기는 정보가 직렬로 한 번에 한 비트가 들어와서 레지스터에 각각 저장되었다가 병렬 형태로 읽어들일 수 있다. 반대로, 병렬-직렬 정보 변환기는 정보가 병렬로 들어와서 직렬로 읽어들일 수 있는 특성을 가지고 있다.
② n비트 레지스터
n비트 레지스터는 n개의 플립플롭이 서로 연결되어 있는 형태를 가지고 있다. 입력이 들어가면 클럭에 맞춰서 정보가 shift 된다. 예를 들어 1101이 클럭대로 들어가면 FF1부터 FF4까지 1000→0100→1010→1101 순으로 shift 되는 모습을 볼 수 있다.
위의 회로도는 JK 플립플롭에 공통적으로 클럭이 들어가서 shift 되도록 하고 있다. 그로 인해 데이터가 차례대로 이동하는 것을 알 수 있다. 만약 CLR 신호가 들어온다면 클럭 펄스가 들어오기 전까지 모든 레지스터가 ‘0’ 상태로 초기화 될 것이다.
참고 자료
수업자료 PPT
John F. Wakerly, Digital design, Prentice Hall, 2006
Data sheet
이 자료와 함께 구매한 자료
- 아주대 논리회로실험 실험7 결과보고서 7페이지
- [논실]예비8, 200820126, 안효중, 4조 3페이지
- [논실]예비9, 200820126, 안효중, 4조 3페이지
- [논실]예비10, 200820126, 안효중, 4조 6페이지
- [논실]예비11, 200820126, 안효중, 정주익, 4조 3페이지