d래치 &d플립플롭 verilog

소개글

d래치 &d플립플롭 verilog입니다.

목차

1. 실험목적
2. 기초이론
3.구현내용
4.검증
5.고찰
6.참고자료

본문내용

1. 실험목적
순차회로의 기본인 D래치와 D플립플롭을 Reset기능이 있는 32비트 Resettable flipflop으로 설계하고 순차회로 Verilog 설계의 기초를 배워본다.
2. 기초이론
Latch와 Flip flop은 이전에 값을 유지하고 있는 저장소자 역할을 함
Latch는 보통 Flipflop으로부터 독립된 부류에 속하는 쌍안정장치의 형태이다. Latch들은 근본적으로 Flipflop과 유사하다. 그 이유는 그들이 피드백 배치에 의해 두 개의 상태 중 어느 한쪽에 존재할 수 있는 쌍안정장치이기 때문이다. Latch와 Flipflop 사이의 주된 차이점은 그들의 상태를 변화하기 위한 사용되는 방법에 있다.
Resettable D Latch
D Latch는 Clock이 enable 상태를 유지하는 동안 입력 D값의 변화를 출력함
D Latch는 en입력이 1일 때 그 Latch는 Set되고 D입력이 0이고 en입력이 1일 때 그 Latch는 Reset된다. 출력 Q는 en이 1일 때 입력 D에 따른다.

<중 략>

clock이 상승에지인 경우와 reset이 상승 에지인 경우와 상승에지가 아닌 경우를 나누어서 검증하였다. 처음 테스트벤치를 작성했을 때 초기값과 몇몇 값들이 x값이 나와서 회로나 테스트벤치를 잘 못 만들었는 줄 알았는데 순차회로에서 초기화를 해주지 않은 데이터는 x가 나온다는 것을 알게 되었다. 이번 시간을 통해서 순차회로의 동작 원리를 알게 되었고 순차회로를 좀 더 배워야겠다고 느꼈다.

참고 자료

디지털논리와 컴퓨터설계(사이텍 미디어), 컴퓨터공학 기초설계 수업자료, 기초부터 응용까지 verilog(다다미디어)