전자공학실험 연산증폭기

소개글

전자공학실험 연산증폭기

목차

실험목적
기초 이론
IC 연산 증폭기
부귀환제어
연산 증폭기를 사용한 가산기
연산 증폭기의 규격
실험 과정
실험 장비 및 재료
연산 증폭기의 이득
반전 가산기

본문내용

1. 연산 증폭기의 이득은 출력과 입력 사이에 있는 외부 부귀환희로에만 의존한다는 것을 실험적으로 검증한다.
2. 연산 증폭기를 비반전 증폭기로 동작시킨다.
3. 연산 증폭기를 반전 가산기로 동작시킨다.

기초 이론
IC 연산 증폭기
연산 증폭기(PO AMP)는 고이득, 직결합된 차동 선형 증폭기로서, 응답특성은 출력과 입력 사이의 부귀환에 의해 외부적으로 제어가 가능하다. 연산 증폭기는 가산, 적분 및 미분 등 수확적인 연산을 수행할 수 있다. 또한, 연산 증폭기는 비디오와 오디오 증폭기, 발진기 및 전자, 통신공학 분야에도 이용된다.

그림 27-1은 연산 증폭기의 회로표기이다. 실험 25에서 살펴본 차동 증폭기와 같이 (-)와(+) 표시가 되어있는 두 가지 입력이 있다. 마이너스 표기된 입력은 반전 입력단자로서, 이 단자에 가해진 입력은 180°의 위상차를 갖는 신호가 출력된다. 플러스 표기된 입력단자는 비반전 입력단자로서, 이단자에 신호를 가하면 입력과 동위상의 신호가 출력된다, 연산 증폭기의 내부회로는 복잡하기 때문에, 회로도에서는 연산 증폭기의 심볼만으로 표기한다.

부귀환제어
그림 27-2는 연산 증폭기의 부귀환을 포함한 기본적인 회로를 나타내고 있다. 증폭기에 부귀환을 걸기 위해 출력단자가 반전 입력단자와 연결된 것에 주목할 필요가 있다. 입력신호는 반전 입력단자에 인가한다. 결국 출력은 반전되어 출력된다.
연산 증폭기는 그림 27-3과 같이 플러스 입력단자에 신호를 입력함으로써, 비반전 증폭기로 동작시킬 수 있다. 이 경우에도 귀환 회로는 반전 입력단자에 연결한다.

참고 자료

없음